La sortie de DCM à l'intérieur de fuites FPGA à l'entrée?

[tiger_shark]

Salut à nouveau,

J'ai une autre quesiton pour vous.J'utilise Spartan 3-1500 et de l'horloge il l'aide d'un 108 MHz XTAL.l'horloge va directement dans un DCM et 27,54 sont générés.Cependant, quand je sonde la broche d'horloge d'entrée sur le FPGA, je vois contreforts des 27 et 54 et 81 là-dedans.Maximum la vitesse d'horloge de la carte est de 108 MHz.

Est-ce quelqu'un sait si oui ou non il est possible que la sortie de DCM à l'intérieur de FPGA réfléchit (fuites) à l'entrée et c'est ce que je vois?

Merci à l'avance,
Regards - TS

 

[vsgiri]

tiger_shark Salut,

Le cristal 108MHz que vous utilisez est un crytsal harmonique - probablement avec un élément fondamental de 27MHz.C'est donc l'harmonique tiers.

Dans une opération de cristal harmonique, la fondamentale serait atténuée mais ne serait pas de zéro.

Je pense c'est la raison pour les Spurs.
Commentaires bienvenus.

Giri

 

[tiger_shark]

Salut,

Merci pour le comnent.Il est en fait une allusion bien et Merci pour ce partage.Cependant, dans mon cas, je suis maintenant le circuit d'horloge en utilisant un générateur de signaux amende qui n'a pas de stimuler ou de la fréquence harmonique.Si FPGA est éteint, pas de stimuler ou d'harmonie est visible sur le signal d'horloge, mais quand FPGA est au travail, substance laide est observée sur l'horloge ...

Merci,
TS

 

[EDALIST]

ressembler à un problème de mise, vous pourriez avoir besoin de filtrer l'offre FPGA, et de mettre certains condensateurs de dérivation bonne près de lui, Mabee vos connexions au sol ne sont pas bons, aussi Mabee vous avez des réflexions sur votre ligne d'horloge en cas de cessation pauvres.