Le calendrier de la mode de base généré par Coregen de Xilinx

[Joyee]

Comme nous le savons, si nous instanciez générés par le noyau de base du générateur de Xilinx, le calendrier sera d'améliorer les performances de manière spectaculaire.Cependant, comme notre conception, y compris les codes hdl exception au cœur de Coregen doivent être traitées par des outils de synthèse, Synplify, et les outils dépendent souvent sur le calendrier axé sur la méthode pour optimiser la conception, comment pourrions-nous offrir un mode de synchronisation de base de la génération pour les outils?Toutefois, tout d'abord, où l'on peut obtenir un tel mode de synchronisation de base de la génération?C'est obversily que l'absence de calendrier pour le mode noyau compromettre la performance des outils de synthèse.

 

[buzkiller]

Recherche Synplify Pro aider pour la catégorie "Black-Box Timing Model".
Pour le moment les données elle-même regarder la fiche technique de base.

observe,
Buzkiller.