J
joskin
Guest
Salut, je suis la conception d'un MASH sigma-delta ADC. Comme vous le savez, si générateur d'horloge au niveau transistor est inclus dans la netlist de simulation, le temps d'exécution sera long. J'ai donc utilisé un générateur d'horloge du comportement avant, et les résultats des simulations montrent la performance est ce à quoi je m'attendais. Malheureusement, quand je remplacer le générateur d'horloge comportementale avec un niveau transistor, la distorsion se produit. Le temps de montée / descente de générateur d'horloge au niveau transistor est inférieure à un comportement. Ma question est: quoi d'autre dois-je faire attention lors de la conception du générateur d'horloge? qu'est-ce que le résultat de la distorsion?