les mesures à prendre si un projet ne fonctionne pas?

R

romikot

Guest
Que dois-je faire si mon projet dans la simulation fonctionne parfaitement, mais quand je l'ai essayer sur la carte elle-même me donne des problèmes weired. initialement i thoght ya peut-être un problème de calendrier, mais j'ai vérifié et tout va bien. (J'ai Nexys 3 planches).
 
En général, je suivre cette étape facile par étape plan d': 1 - sauter haut et en bas 2 - bras fléaux environ 3 - asseyez-4 - un peu de café 5 - debug Si "debug" ne pas être assez précis, je suggère de donner plus de détails.
 
le fait essentiel dans tout circuit mission est simple erreur humaine qui nous donnent de nombreuses fois mieux donner à votre corps et âme à passer par les connexions à nouveau avant de poster votre réponse la plupart des simulateurs utilisent des normes idéales et donc l'effet atmosphérique sur le CKT conçu de sorte qu'il est de 0 une probabilité de certaines erreurs dues à l'effet atmosphérique aussi, mais en réalité je ne l'ai jamais fait face
 
OK :) voici ce que vous pouvez faire. Il m'est arrivé et je pense que je mis en évidence les deux principaux coupables ici: 1) vous pouvez essayer de repérer tous les signaux "undefined" dans votre code afin de rendre ces signaux bonne '0 'ou '1'. 2) avez-vous une réinitialisation asynchrone créé à partir de la logique synchrone. Si oui essayer d'éliminer tous les async. réinitialise qui ne sont pas la principale mise sous tension de réinitialisation ... En outre, 3) éviter tout «H» et «L» dans votre code 4) essayer de voir s'il ya des erreurs fonctionnelles 5) contraintes brochage pas correct / contraintes de temps non correctes ou complètes Et si tout cela échoue :))) essayer de trouver l'hypothèse que vous faites et n'est pas vrai dans la réalité
 
OK :) voici ce que vous pouvez faire. Il m'est arrivé et je pense que je mis en évidence les deux principaux coupables ici: 1) vous pouvez essayer de repérer tous les signaux "undefined" dans votre code afin de rendre ces signaux bonne '0 'ou '1'. 2) avez-vous une réinitialisation asynchrone créé à partir de la logique synchrone. Si oui essayer d'éliminer tous les async. réinitialise qui ne sont pas la principale mise sous tension de réinitialisation ... En outre, 3) éviter tout «H» et «L» dans votre code 4) essayer de voir s'il ya des erreurs fonctionnelles 5) contraintes brochage pas correct / contraintes de temps non correctes ou complètes Et si tout cela échoue :))) essayer de trouver l'hypothèse que vous faites et n'est pas vrai dans la réalité
 
Sans voir le code, toutes les suggestions sont juste des suppositions. Ma conjecture est que vous avez écrit un mauvais code.
 
Pouvez-vous être plus précis sur ce que vous faites? et ce qui ne fonctionne pas?
 
tout point à une chose qui est une erreur de calcul manuel si gentiment poster soit un schéma ou un code pour nous de travailler sur
 
En outre, la qualité de la simulation, tient ou tombe avec la qualité du banc d'essai ... En supposant que vous couvert tous les cas coin de votre conception dans le banc d'essai, vous avez de bonnes chances que la conception du travail après une courte session de débogage. ChipScope ou simular pourrait aider dans ce processus. Mais généralement, les cas marginaux ne sont pas couverts et / ou de fausses hypothèses ont été faites. Révision du Code par quelqu'un d'autre aide, un banc d'essai écrit par quelqu'un d'autre aide beaucoup.
 

Welcome to EDABoard.com

Sponsor

Back
Top