Load Dynamic Line (Medium Power Amplifier)

F

fernetbranca

Guest
Salut,
Dans ma conception d'amplificateur que j'ai simulé les lignes de charge dynamique à différents niveaux de puissance d'entrée, 0dBm et 10dBm (tous deux à 4GHz).
Mon doute est, avec Pin = 10dBm, la DLL obtenu a une forme déformée par les deux bouts et atteint plus de 8V (VDS), au-delà du maximum absolu Vds Note que la fiche d'FPD6836 dit.
Est-ce à dire que l'amplificateur va casser?

Merci

 
Eh bien, il pourrait l'être.Je pense qu'il ya un autre terrain, montrant la note maximale du transistor.il sera l'ombre de la zone de la région de coffre-fort dans la courbe VI.

 

Welcome to EDABoard.com

Sponsor

Back
Top