logique mise en œuvre d'un filtre numérique

D

dengreyes

Guest
n'importe qui peut faire preuve de circuits de base qui mettent en œuvre un filtre numérique.ou peut suggérer où trouver un filtre numérique à circuits mis en œuvre dans la porte niveau.
exemple: ce que représente le circuit de retard (z ^ -1) dans un bloc de FIR block; est-il reprsented par un seul flip flop ...
etc ..

 
Salut,
Z ^ -1 représente un retard et, comme telle, elle ne dit rien sur le format des données.Si les données sont d'un seul bit (cas trivial), c'est un flip flop, il est par ailleurs un registre capable de recevoir les données nécessaires pour être filtrée.À chaque cycle d'horloge, vous déplacer à l'autre registre.

Hope this helps,
Madhukar

 
Pouvez-vous me suggérer des livres qui montre la conception de circuits pour le sapin de filtres?Je veux voir les variantes de la logique mise en œuvre des filtres FIR.Merci quand même.

 
Pour la mise en œuvre de filtres FIR en VHDL
Voir ici
http://www.doulos.com/knowhow/vhdl_models/finite_impulse_response_fir_filter/

 
Consultez le livre "Traitement numérique du signal avec FPGAs" par Meyer-Baese

 
Un simple filtre numérique matériel serait ce que votre filtre cascade diagramme.C'est elle serait composée de retard qui sera mis en œuvre dans le seul bit des registres ou dflops, additionneurs et de multiplicateurs.Votre premier et le dernier éléments seraient différents en raison des entrées et sorties des blocs intermédiaires, mais constituera une base de calcul de circuit qui sera instanciée plusieurs fois et il aura le même nombre d'entrées et de sorties pour chaque étape de la commande.

 

Welcome to EDABoard.com

Sponsor

Back
Top