I
ITing
Guest
Salut tout le monde
Je veux écrire un contrôleur mémoire DDR2 en VHDL.
Maintenant, il ya un problème en face de me.It est longueur de rafale.
En standard JEDEC sa valeur est de 4 ou 8.quand il est 4, cela signifie que si vous écrivez un Location0 données dans l'emplacement 1,2,3 dans le même olonne sera valoir un par les données one.The garder à l'emplacement 1,2,3 serait écraser.Comment puis-je conserver les données en toute sécurité?La longueur des données, je vais écrire n'est pas fixe, mais en octets.
Merci.
Je veux écrire un contrôleur mémoire DDR2 en VHDL.
Maintenant, il ya un problème en face de me.It est longueur de rafale.
En standard JEDEC sa valeur est de 4 ou 8.quand il est 4, cela signifie que si vous écrivez un Location0 données dans l'emplacement 1,2,3 dans le même olonne sera valoir un par les données one.The garder à l'emplacement 1,2,3 serait écraser.Comment puis-je conserver les données en toute sécurité?La longueur des données, je vais écrire n'est pas fixe, mais en octets.
Merci.