LVS en virtuose

[AIFI]

Salut à tous ...

Je me demande encore comment faire LVS si nous avons mise en page?Comment faire pour générer des schémas de la mise en page?

 

[research235]

Bonjour AIFI ..

Eh bien si vous pouvez générer un schéma de la mise en page et puis effectuer LVS ..jamais il affichera toutes les erreurs ..alors voici les étapes

1) vous effectuez les mises en page en utilisant candence vituso ..
2) vous devez faire une vue schématique.
u début de la wen ICFB ..u peut soit faire une nouvelle mise en page de nouvelles r schematci ..u wen prochaine ouverture et une nouvelle présentation de la barre d'outils affiche en métal couches varios ...et poly .. subtratemais u wen ouvrir un u scgematic disposez des options de chossing la r trasistors portes ..

Alors s'il vous plaît suivre quelques tutoriaux où il montre à partir d'un inverseur de petits ...

bonne chance

Suresh

 

[ianalog]

vous pouvez extracte la mise en page et obtenir une netlist, alors, vous pouvez le vérifier avec HSPICE.

 

[spauls]

LVS est une sorte de test de cohérence, pour vérifier l'équivalence entre deux niveaux d'abstraction.

 

[shiv_emf]

oh ce qui est intéressant!Sans schéma .. comment peut effectuer n v vérifier LVS plus sur
LVS est mise VS schéma!
Shiv

 

[carrot]

Salut,

Comme son nom l'indique LVS - Disposition schématique contre, nous avons besoin à la fois mise en page ainsi que schématique.Avec mise en page que si u terme de sa LVS ne vaut pas.