machine d'état ou de comportement

[research_vlsi]

Salut les amis,

Je vous écris un code pour les fonctionnalités de USART.Pour la partie I ASYN écrit un code de comportement, mais la même, est possible de concevoir l'aide machine d'état aussi,

Quelle approche est la meilleure.Soit FSM ou Behavoiural?

Ou nous voulons voir le matériel après la synthèse?

Merci & Regards

 

[nmurthy]

À ma connaissance, l'approche des FSM sera bon
portent ainsi sur des FSM

 

[rakesh_aadhimoolam]

C'est toujours une bonne pratique de passer par la modélisation de la FSM

bonne chance

 

[research_vlsi]

Thank you people ..

 

[dragonight_x]

Je suis d'accord avec .. nmurthy et Rakeshle FSM est toujours une meilleure approche afin allez-y et bonne chance

 

[vcnvcc]

Salut research_vlsi,

Je ne doute ici comme mesure où une partie synchrone USART est préoccupante, u'll comment le tester?Je veux dire u'll tester sur carte FPGA prototype.Et les essais de la partie I Asynch savoir.Mais comment tester une partie de Synch USART à bord ......

merci à .... adv