m'aider à propos continue problème deltal modulateur sigma

X

xanhphysics

Guest
<img src="http://images.elektroda.net/73_1215410834_thumb.gif" border="0" alt="help me about continuous deltal sigma modulator problem" title="Aide-moi de problème continue deltal modulateur sigma"/> Je suis étudiante à la maîtrise dernière année.J'espère que chacun d'entre vous peut m'aider mon problème quand je simule continue modulateur delta sigma.

Question 1: Comment je peux modeler retard pris par demi-bloc Simulink?
J'ai essayer de bloquer le modèle (z ^ -1 / 2) (voir figure ci-jointe), mais dans la bibliothèque Simulink n'ont pas de bloc (z ^ -1 / 2).
Savez-vous combien de modèle ou tout autre bloc peut faire?

Question 2:
Quand je suis nouvelle boucle funtion Fileter de transfert (pour rattraper un retard d'horloge moitié du cycle, la fonction de transfert équivalent avec temps d'échantillonnage réduit de moitié est calculée comme:)

L1 (z ^ 1 / 2) = (-0,7567 z 0,456 z ^ 1 / 2 0,545) / (z ^ 3 / 2 0,5678 * 0,345 z * z ^ 1 / 2 1)

CT filtre de boucle L1 fonction de transfert (s) pour NRZ type DAC peut être calculé à l'aide de Matlab en tant que:

En fait, je sais comment convertir L (Z) dans L (s) pour NZR type ADC mais ne savez pas comment convertir L (z ^ 1 / 2) à L (s) pour NZR type ADC par Matlab.Quelqu'un peut-il me guider?

J'ai hâte d'audience quiconque peut m'aider.Je Coz très nerveuse, mon projet de préparer pour la date limite.
Merci tout

 
Salut xanhphysics,

pour la première question, ma suggestion est que l'utilisation de z ^ -1 bloc avec la moitié de la fréquence d'échantillonnage.

 
remercie jiangxb, n'importe qui peut m'aider, je l'espère, vous pouvez me donner quelques sugesstions

 

Welcome to EDABoard.com

Sponsor

Back
Top