mettre en place et tenir.

P

pandit_vlsi

Guest
Salut à tous.
Je sais ce qui est mis en place et maintenir des contraintes.
mais je veux savoir
1.Pourquoi ces horaires doivent être satisfaits.?
2.Which partie / facteurs de l'article F F / ces timings?.
3.Comment ces horaires sont calculés pour un F / F?.

plz expliquer ...en ce qui concerne,
Pandit.

 
Salut,
tenir le calendrier et les conditions d'installation doivent être vérifiés pour s'assurer que les bonnes valeurs sont stockées dans la FF.
Le programme d'installation et maintenez fois pour un FF dépendra de sa mise en œuvre.Une méthode détaillée pour calculer l'installation et la durée de rétention est prévu dans les circuits intégrés numériques par Jan M Rabaey.
EDA_BOY

 
Le programme d'installation et maintenez fois doivent être satisfaits pour qu'il n'y ait pas eu violation de configuration et maintenez la touche violation respectively.If violation se produit alors qu'il se traduira en condition de concurrence qui entraîne à son tour la perte de données

 
Salut,
Réunion de l'installation et tenir le calendrier d'un Flip-Flop garantit que les données correctes est échantillonné par l'horloge.U doit être atteinte en sachant que ces exigences peuvent conduire à la métastabilité.Ces temps dépend de la mise en œuvre de la bascule et aussi sur la transition d'horloge, la saisie des données de transition.

 
Son pour l'échantillon de données, si le moment n'est pas répondre, puis les données sont échantillonnées erreur!

 
Le programme d'installation & Hold est un flop pour capturer la valeur stable à son entrée.

pour un flop de son entrée peuvent provenir de ports d'entrée directe d'une puce ou de la sortie d'un autre flop par la logique combinatoire.

le signal doit être stable à l'entrée d'un flop, soit il est en provenance de n'importe quelle source.

Praveen.

 
le temps d'installation est le temps nécessaire pour charger la capacité d'entrée de la FF (entrée D) à une logique correct (c'est à dire pour la logique DMV-1 et VSS pour la logique-0).

Tenir le temps est nécessaire pour deux raisons
1.pour prendre soin d'effet biais d'horloge.
2.pour permettre aux noeuds internes de francs à charge / décharge pour corriger les niveaux de tension.

Les deux conditions doivent être remplies pour que l'échantillonnage correct des données, d'autre sortie de FF vont à l'état métastable.

 
La nature séquentielle de la bascule, il est de dépendre du signal d'horloge et il ne peut répondre instantanément ...C'est pourquoi il a besoin de temps pour revenir et qui est mis en place le temps ...

la dernière partie peut être répondit: «en se référant à la nature du circuit et le temps de réponse de ce ...

 
Il suffit de voir le Flip dflops sujet dans Moris Mano livre.
Je pense que ce sera clair pour vous alors.

 
Salut,
Il faut du temps d'installation de verrouillage des données de l'entrée à la sortie.Hold Time est nécessaire pour s'assurer que les données envoyées au bloc suivant est exactitude des données.Temps d'installation est Tclkmin - Tcomb - Tclkq.TTenez <Tclkq
en ce qui concerne,
Ramana

 

Welcome to EDABoard.com

Sponsor

Back
Top