minimisation des erreurs de phase

G

Gagan_SJSU

Guest
Salut tous

J'ai conçu un PLL à 60 Hz pour le verrouiller sur courant alternatif pour un onduleur solaire.Je suis en utilisant un filtre de premier ordre et je ne suis pas en mesure d'atteindre la marge de phase.J'ai utilisé un filtre pour plus élevées, mais les choses ne fonctionnent pas.Que puis-je faire pour améliorer ma phase.Je ne peux se permettre d'erreur de phase 2degree entre mon entrée et de sortie.S'il vous plaît réponse.

Je vous remercie
Ensoleillé

 

Welcome to EDABoard.com

Sponsor

Back
Top