C
chibijia
Guest
compensée volts
la layut et ainsi de suite tout sera fait le décalage!
la layut et ainsi de suite tout sera fait le décalage!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
K
kDaniu
Guest
tia_design, pouvez-vous me pousser à la source d'où est que je peux lire sur centroïde et interdigitization en mise en page?merci, Dan
L
layoutmaster
Guest
Lire Alan Hasting's "The Art of Analog Layout", le chapitre 7 est nommé Matching des résistances et des condensateurs en parler mais à l'intérieur des techniques d'appariement applicables à chaque composante, en particulier, vous trouverez de bonnes explications et des exemples de INTERDIGITATION et CommonCentroid.
M
midgariano
Guest
Bonjour tout le monde.
J'ai besoin d'imformation quant à la disparité des transistors MOSFET, en particulier sur ce phénomène dans les paires différentielles.Je cherchais ce sujet, mais je n'ai pas trouvé la moindre information.
J'ai vraiment besoin de cela.
Thank's a lot.
J'ai besoin d'imformation quant à la disparité des transistors MOSFET, en particulier sur ce phénomène dans les paires différentielles.Je cherchais ce sujet, mais je n'ai pas trouvé la moindre information.
J'ai vraiment besoin de cela.
Thank's a lot.
J
jecyhale
Guest
Tout d'abord, l'utilisation MOSFET de grande superficie.
Sencondly, diviser la MOS en deux parties, et traverser les mettre en contact.
Troisièmement, ajouter quelques MOS factice autour d'eux.
Sencondly, diviser la MOS en deux parties, et traverser les mettre en contact.
Troisièmement, ajouter quelques MOS factice autour d'eux.
S
spring1860
Guest
salut
Peut-être cette doc vous a aidé
http://www.edaboard.com/viewtopic.php?p=778720 # 778720
BR
Peut-être cette doc vous a aidé
http://www.edaboard.com/viewtopic.php?p=778720 # 778720
BR
E
engrak
Guest
plz read Allen livre Hasting.
L
lvlei0309
Guest
prob inadéquation, u qu'elle peut considérer l'aspect d'volts offset
F
forkschgrad
Guest
mise en page des livres qui ne seront pas en discuter est un dépotoir.
D
dabing
Guest
À mon avis
Premièrement, vous pouvez utiliser la structure de symétrie, que vous trouverez dans de nombreux livres.
Deuxièmement, vous pouvez vous référer à la fonderie que vous pouvez obtenir leur PCM ou le paramètre de l'électronique, et peut-être ici quelques discreption sur ce paramètre non-concordance.Vous pouvez calculer le MOS par le paramètre de décalage.
Troisièmement, vous avez pu connaître la précision du circuit.
Premièrement, vous pouvez utiliser la structure de symétrie, que vous trouverez dans de nombreux livres.
Deuxièmement, vous pouvez vous référer à la fonderie que vous pouvez obtenir leur PCM ou le paramètre de l'électronique, et peut-être ici quelques discreption sur ce paramètre non-concordance.Vous pouvez calculer le MOS par le paramètre de décalage.
Troisièmement, vous avez pu connaître la précision du circuit.
T
tia_design
Guest
Il ya deux façons de réduire le décalage.
1.travers le design.Choix du périphérique avec une largeur importante.étage de sortie doit être banlance pour supprimer le décalage systématique.longueur source de courant doit être maximisée.2.Grâce à disposition, en utilisant centroïde et interdigitization
1.travers le design.Choix du périphérique avec une largeur importante.étage de sortie doit être banlance pour supprimer le décalage systématique.longueur source de courant doit être maximisée.2.Grâce à disposition, en utilisant centroïde et interdigitization