Modélisation horloge avec une gigue en Verilog

[beowulf]

Comment est l'horloge générée pour un modèle de simulation Verilog avec une gigue. Des papiers ou livres seront utiles. Y at-il un moyen standard de faire cela? Quelle est la fréquence d'horloge des modèles utilisés tels? Merci, Beo

 

[anssprasad]

Au niveau de simulation, je ne pense pas que vous auriez besoin de prendre en considération la gigue d'horloge. Puis-je savoir exactement ce que vous essayez de faire en donnant cette information à votre simulateur.

 

[beowulf]

Il s'agit d'un bus série à haut débit, l'un des modules d'extrémité des pourparlers avec un sérialiseur puis PIPE. Essayer de savoir si il peut y avoir des problèmes avant que la conception est mis à bord. Faites-moi savoir si des modèles d'horloge telles sont disponibles en Verilog ou un HVL Merci, Beo

 

[rjainv]

Testbench code ci-dessous est un moyen par exemple de générer du code pour sims nerveux. / / Initialisation initiale commence vigueur clk = 1'b0; / / attendre pendant un certain temps ... # 400; / / libération forece version clk; finalement toujours @ () clk

 

[no_mad]

Salut rjainv, Avez-vous essayé de simuler ce morceau de code? J'ai essayé de simuler l'utiliser ModelSim et il a échoué. Erreur: $ random argument de trop, mais je l'ai fixer et ci-dessous est le code:

 / / horloge clk_jttr module de simulation de gigue (); reg clk; période paramètre = 20; gigue paramètre = 4; / / va générer au hasard valeur comprise entre -4 à 4 / / initialisation initiale commence vigueur clk = 1'b0; / / attendre pendant un certain temps ... # 200; / / release force de libération clk; finalement toujours # (période / 2% + $ aléatoire (jitter)) clk

 

[rjainv]

Merci no_mad, je n'ai pas essayé de le simuler ... vient du haut de ma tête ... était destiné à être un aperçu ...

 

[beowulf]

Merci les gars ...! Je voudrais quand même savoir si therer est un moyen standard pour modéliser ce ... Merci pour les suggestions et les pointeurs ... Beo

 

[poluekt]

version plus avec + / - gigue

 gigue paramètre = 2000; / / ns x 1000 graines entier, toujours # (80 + $ dist_uniform (semences, gigue, gigue) / 1000.0) CLK0 = ~ CLK0;