A
andrew257
Guest
bonjour
Dernière édition par andrew257 le 29 avril 2008 18:35, édité 1 fois au total
Dernière édition par andrew257 le 29 avril 2008 18:35, édité 1 fois au total
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
S
shawndaking
Guest
c'est un peu compliqué appareil.
1ère vous de décider dans quel mode vous souhaitez travailler (il ya beaucoup de modes).
2ème, vous aurez à décider si vous avez besoin d'un médiateur, le dispositif de stockage (registres ou BRAMS) comprise entre
adc et ram, ram à votre niveau de sortie, ce qui est également de taille?
(plus que probable que vous aurez besoin), et aussi comment il sera mis en oeuvre: simple, double buffer, fifo.
3e, vous aurez besoin de définir le contrôle aux différents chemins:
adc-> bram, bram-> ram, ram -> bram, bram -> niveau de sortie.
(principalement l'état des machines 2)
dans votre cas, vous pourrez également faire quelques uicroprocessor tâche c'est-à-dire: initialiser l'éclatement de ram pour la mode, et probebly configere l'adc aussi.
(vous pouvez l'intégrer dans une seule de l'état des machines, ou de construire une autre).
un moyen facile est de mettre un dac dans votre copare production et le résultat à l'entrée.
vous pouvez également comparer digital si vous vous injectez numérique patern après adc et comparer
la sortie numérique.
1ère vous de décider dans quel mode vous souhaitez travailler (il ya beaucoup de modes).
2ème, vous aurez à décider si vous avez besoin d'un médiateur, le dispositif de stockage (registres ou BRAMS) comprise entre
adc et ram, ram à votre niveau de sortie, ce qui est également de taille?
(plus que probable que vous aurez besoin), et aussi comment il sera mis en oeuvre: simple, double buffer, fifo.
3e, vous aurez besoin de définir le contrôle aux différents chemins:
adc-> bram, bram-> ram, ram -> bram, bram -> niveau de sortie.
(principalement l'état des machines 2)
dans votre cas, vous pourrez également faire quelques uicroprocessor tâche c'est-à-dire: initialiser l'éclatement de ram pour la mode, et probebly configere l'adc aussi.
(vous pouvez l'intégrer dans une seule de l'état des machines, ou de construire une autre).
un moyen facile est de mettre un dac dans votre copare production et le résultat à l'entrée.
vous pouvez également comparer digital si vous vous injectez numérique patern après adc et comparer
la sortie numérique.
A
andrew257
Guest
salut shawndaking,
yeah i agree la puce est assez compliquée.C'est la puce qui est venue avec le conseil d'administration.En tout cas
j'ai déjà conçu le spi pour le contrôle et adc dac.À l'heure actuelle, la sortie de l'ADC va directement dans les dac, audio en sortie audio.
Le adc dac et 12 bits sont des dispositifs.La puce de mémoire je suis en utilisant automatiquement en mode asynchrone.Donc, je l'espère, si je ne touche pas à l'un des registres de contrôle, il fera le travail plus facile à perfrom comme une norme asyncronous ram appareil.
Je pensais à des tampons.MY adc dac sont synchrones et les dispositifs fonctionnant à 48 kHz par échantillon.J'allais courir mon ram contrôleur au conseil d'administration qui est la vitesse d'horloge 50MHz.
Comme pour les tampons, il
n'est pas exact à l'heure au juste bits à une température d'enregistrer puis après chaque échantillon puis transfert sur le registre de Données?.De même pour le lire.prendre les données de Données et les mettre dans le registre pour temp dac peut horloge bits out.
Suis-je sur la bonne voie.Je suis dans le milieu de la rédaction d'un diagramme de la façon dont je vais contrôler la ram.i will post it up une fois que
j'ai terminé.
Merci
yeah i agree la puce est assez compliquée.C'est la puce qui est venue avec le conseil d'administration.En tout cas
j'ai déjà conçu le spi pour le contrôle et adc dac.À l'heure actuelle, la sortie de l'ADC va directement dans les dac, audio en sortie audio.
Le adc dac et 12 bits sont des dispositifs.La puce de mémoire je suis en utilisant automatiquement en mode asynchrone.Donc, je l'espère, si je ne touche pas à l'un des registres de contrôle, il fera le travail plus facile à perfrom comme une norme asyncronous ram appareil.
Je pensais à des tampons.MY adc dac sont synchrones et les dispositifs fonctionnant à 48 kHz par échantillon.J'allais courir mon ram contrôleur au conseil d'administration qui est la vitesse d'horloge 50MHz.
Comme pour les tampons, il
n'est pas exact à l'heure au juste bits à une température d'enregistrer puis après chaque échantillon puis transfert sur le registre de Données?.De même pour le lire.prendre les données de Données et les mettre dans le registre pour temp dac peut horloge bits out.
Suis-je sur la bonne voie.Je suis dans le milieu de la rédaction d'un diagramme de la façon dont je vais contrôler la ram.i will post it up une fois que
j'ai terminé.
Merci
E
echo47
Guest
Peut-être que cette simple brut Verilog 2001 banc exemple va vous aider.
Il utilise Micron 128Mo CellularRAM
du modèle de simulation de P26ZB_cellram.zip.
Il écrit huit mots de données en mémoire vive (mode asynchrone), puis les lit en arrière, puis reprend.
Code:
»calendrier 1 ns / 1 ps
module top;
reg clk = 0;
reg [4:0] count = 0;
reg [22:0] addr = 0;
reg ce_n = 1;
reg we_n = 1;
reg oe_n = 1;
wire [15:0] = dq! we_n?
1111 * (adr 1): "bz;
reg [15:0] lecture de;initial
# 50 # 50 forever clk =! Clk / / horloge de 10 MHzcellram UET (. clk (1'b0),. adv_n (1'b0),. cre (1'b0),. o_wait (),
. ce_n (ce_n),. oe_n (oe_n),. we_n (we_n),
. ub_n (1'b0),. lb_n (1'b0),. addr (addr),. dq (dq));toujours @ (posedge clk) begin
count <= count 1;
ce_n <=! count [0];
we_n <=! (count [0] & &! count [4]);
oe_n <=! (count [0] & & count [4]);
addr <= count [0]?
count [3:1]: 'bx;
lecture de <=! oe_n?
dq: lecture de;
fin
endmodule
Il utilise Micron 128Mo CellularRAM
du modèle de simulation de P26ZB_cellram.zip.
Il écrit huit mots de données en mémoire vive (mode asynchrone), puis les lit en arrière, puis reprend.
Code:
»calendrier 1 ns / 1 ps
module top;
reg clk = 0;
reg [4:0] count = 0;
reg [22:0] addr = 0;
reg ce_n = 1;
reg we_n = 1;
reg oe_n = 1;
wire [15:0] = dq! we_n?
1111 * (adr 1): "bz;
reg [15:0] lecture de;initial
# 50 # 50 forever clk =! Clk / / horloge de 10 MHzcellram UET (. clk (1'b0),. adv_n (1'b0),. cre (1'b0),. o_wait (),
. ce_n (ce_n),. oe_n (oe_n),. we_n (we_n),
. ub_n (1'b0),. lb_n (1'b0),. addr (addr),. dq (dq));toujours @ (posedge clk) begin
count <= count 1;
ce_n <=! count [0];
we_n <=! (count [0] & &! count [4]);
oe_n <=! (count [0] & & count [4]);
addr <= count [0]?
count [3:1]: 'bx;
lecture de <=! oe_n?
dq: lecture de;
fin
endmodule
A
andrew257
Guest
echo salut,
avez-vous écrit ce banc d'essai vous-même?i verilog téléchargé le modèle de la puce ram quand
j'ai obtenu la fiche, mais quand
j'ai ouvert le modèle, il ne me faisaient peur à moitié mort, et je suppose
qu'il serait beaucoup trop compliquée à simualte.Il semble que il ya plus d'un fichier associé à ce modèle.
Je vais avoir une expérience avec le code.
Merci
avez-vous écrit ce banc d'essai vous-même?i verilog téléchargé le modèle de la puce ram quand
j'ai obtenu la fiche, mais quand
j'ai ouvert le modèle, il ne me faisaient peur à moitié mort, et je suppose
qu'il serait beaucoup trop compliquée à simualte.Il semble que il ya plus d'un fichier associé à ce modèle.
Je vais avoir une expérience avec le code.
Merci
E
echo47
Guest
Ne vous inquiétez pas pour le modèle interne
de la complexité.Tout ce que vous avez à faire est de instantiate "cellram" dans votre banc de test, comme je l'ai fait dans mon petit exemple.Remarquez comment
les ports cellram match broches sur la puce mémoire.Ce qui rend la vie plus facile pour vous.Le modèle devrait se comporter exactement comme la véritable puce mémoire,
en supposant que Micron a conçu le modèle avec précision.
Les seuls fichiers dont
j'avais besoin de l'archive zip Micron ont été cellram.v et cellram_parameters.vh.
de la complexité.Tout ce que vous avez à faire est de instantiate "cellram" dans votre banc de test, comme je l'ai fait dans mon petit exemple.Remarquez comment
les ports cellram match broches sur la puce mémoire.Ce qui rend la vie plus facile pour vous.Le modèle devrait se comporter exactement comme la véritable puce mémoire,
en supposant que Micron a conçu le modèle avec précision.
Les seuls fichiers dont
j'avais besoin de l'archive zip Micron ont été cellram.v et cellram_parameters.vh.
A
andrew257
Guest
Tout l'intérêt de ce logiciel utilisez-vous pour simuler vos dessins?
E
echo47
Guest
Je utiliser ModelSim.