G
gggould
Guest
Salut à tous,
Aujourd'hui, j'ai lu une phrase dans le menu de conception d'IBM.Il est dit pour le dispositif varactor MOS, lorsque le VG-D est inférieur à 0,5 V (par exemple, VG = 0.1V, Vsub = 0V, Vd / s = 0,7 V), la capacité pourrait devenir instable.
C'est effrayant.Je n'ai jamais vu cela dans la conception du menu de fonderie d'autres (TSMC / UMC / jazz).
Est-ce que quelqu'un sait si cela s'applique à la acturally varactor MOS de la fonderie d'autres aussi??
Merci
Aujourd'hui, j'ai lu une phrase dans le menu de conception d'IBM.Il est dit pour le dispositif varactor MOS, lorsque le VG-D est inférieur à 0,5 V (par exemple, VG = 0.1V, Vsub = 0V, Vd / s = 0,7 V), la capacité pourrait devenir instable.
C'est effrayant.Je n'ai jamais vu cela dans la conception du menu de fonderie d'autres (TSMC / UMC / jazz).
Est-ce que quelqu'un sait si cela s'applique à la acturally varactor MOS de la fonderie d'autres aussi??
Merci