mou positifs dans Synopsys Design Compiler

[always84]

Bonjour, je suis la synthèse runnign avec Design Compiler.Après différents synthèse mes résultats dans le calendrier rapport, dit que le mou est nul ou négatif.Donc ma question est, parce que je suis à la recherche de slack positive pour une optimisation de puissance secondaire, comment puis-je voir le relais positive?

 

[RCA]

Normalement, vous devriez avoir un mou positif avant pour optimiser la conception pour le pouvoir.

Quand le design rencontre le moment, vous pouvez regarder le pouvoir.

Mais, en général, l'outil de synthèse a pour but de répondre le calendrier et réduire la surface / puissance.

Si vous n'avez pas rencontrer le calendrier (ou avec un petit relâchement très négative) à la synthèse, vous ne pouvez pas être en mesure de répondre à la synchronisation lors de l'endroit et à l'itinéraire.Vous avez donc besoin de fixer les contraintes ou la conception pour répondre à la synchronisation avant de continuer avec l'optimisation de la consommation.

 

[amraldo]

Commencez par votre chemin critique et d'essayer de l'optimiser par puce de codage / logique.
-
Amr

 

[always84]

Avec la contrainte d'optimisation et les options de compilation j'ai obtenir un mou positive, ou négative mou non ..Mais pour réaliser l'optimisation énergétique j'ai décider de réduire la contrainte de calendrier à la première valeur, sans contrainte d'optimisation, qui la relève est égal à zéro, de cette façon le compilateur peut améliorer l'optimisation énergétique.Si je tente de faire d'optimisation énergétique, avec des optimisations timig forte, et donc un peu de mou positive, mon optimisation de la consommation ne sont pas forts.Est-ce Approche corriger?Comment puis-je voir des chemins crtical?seulement dans timig rapport ou avec la vision du design (allumé dans mon schéma)?

 

[RCA]

calendrier rapport rapports que vous le pire chemin, et la vision du design peut-il highligh dans le schéma, à ce niveau, qui n'a pas fourni de plus amples renseignements.