Multi-input XOR Gate - principe?

[zeeshanzia84]

Bonjour, je connaissais ça à l'école, mais ne m'en souviens pas maintenant. Je sais que deux entrées XOR portail donne un rendement élevé lorsque les entrées sont différentes. Mais, qu'en est-il un multi-entrée porte XOR et une porte XNOR multi-entrées. Toute aide serait très appréciée.

 

[tkbits]

Je ne crois pas qu'il existe une telle porte. Si vous couplez XOR portes (comme en cascade AND 2-entrée et RUP), vous obtenez un générateur de parité / checker.

 

[zeeshanzia84]

Non en fait elle existe. Je me souviens d'avoir étudié dans ma logique de conception et COMMUTATION cours théoriques! Il soit accorder une haute priorité lorsque le pas. des sommets au niveau des entrées est encore plus ou (et c'est là que je suis confus) lorsque le pas. des dépressions à l'entrée est encore.

 

[fsahmed]

Il donne 1 lorsque le nombre d'entrées au niveau logique haut est impair. XOR ajoute simplement les entrées, sans procéder.

 

[laktronics]

Salut, Un sujet intéressant en effet. Voici la référence obtenu à partir de Google pour 'XOR entrée multi »se réfèrent, https: / / users.cs.jmu.edu/abzugc...RADUATE/New/Points-to-Ponder-for- Week-1.doc Selon le document, une entrée multi XOR émet un haut lorsque ses entrées sont des nombres impairs des hauts et une entrée multi Xnor sorties un sommet lorsque ses entrées contiennent un nombre pair de sommets. De toute évidence, une entrée multi XOR est un générateur de parité pair et un générateur de parité Xnor Odd. Certains comment intuitivevly je me sens encore qu'un XOR entrée multi aurait dû être défini comme un détecteur de coïncidence logique négative. Il aurait produit un rendement élevé si et seulement si l'une des entrées est élevé. Soit dit en passant, est-il logique de cette fonction? Cordialement, [url = http://bharathyeju.blogspot.com] Laktronics [/url]

 

[FvM]

Bonjour, l'entrée multiples XOR (checker parité impaire) élément logique est présent comme blocs de construction dans des dispositifs logiques programmables. Dans une vue graphique de la logique de synthèse (la carte de la technologie), une entrée de plusieurs porte XOR représente cette fonction. Le dit coïncidence négative ou d'un vérificateur chaude implique une logique plus complexe à n-XOR, la cause ne peut pas être mis en cascade facilement. N'a pas encore voir toutes les propriétés de symétrie de cette logique. Je préfère "déduire" il d'une boucle de HDL nombre de bits, le compilateur doit choisir une mise en œuvre. Cordialement, Frank