Multi tension et multi design partitionnement mode d'alimentation

[oak_tree]

Notre puce prochaine va être en 65 nm.C'est un grand saut de 180 nm.Je ne suis pas trop familier avec le courant, et je vais apprécier chaque entrée.

Ma première question se situe au niveau RTL.Je sais que UPF / PCF est utilisée pour assigner une tension et d'énergie en mode à chaque module.Que faire si un module contient une certaine logique exixting qui est dans le «toujours-sur le« domaine et d'autres parties qui vont être sur OFF (OSP).Je suppose que j'ai besoin de créer 2 modules différents (par exemple, la réécriture RTL) pour que je puisse attribuer un mode de puissance à chaque partie.Dois-je réécrire le RTL et de créer 2 modules ou est-il un moyen plus facile (comme en VHDL, en utilisant «bloquer» la déclaration dans le code. La synthèse crée un autre module pour le bloc)?

 

[rsqf]

oak_tree a écrit:

Notre puce prochaine va être en 65 nm.
C'est un grand saut de 180 nm.
Je ne suis pas trop familier avec le courant, et je vais apprécier chaque entrée.Ma première question se situe au niveau RTL.
Je sais que UPF / PCF est utilisée pour assigner une tension et d'énergie en mode à chaque module.
Que faire si un module contient une certaine logique exixting qui est dans le «toujours-sur le« domaine et d'autres parties qui vont être sur OFF (OSP).
Je suppose que j'ai besoin de créer 2 modules différents (par exemple, la réécriture RTL) pour que je puisse attribuer un mode de puissance à chaque partie.
Dois-je réécrire le RTL et de créer 2 modules ou est-il un moyen plus facile (comme en VHDL, en utilisant «bloquer» la déclaration dans le code. La synthèse crée un autre module pour le bloc)?

 

[oak_tree]

Merci pour la réponse.

Qu'est-ce que je voulais dire, c'est que j'ai actuellement un module ('A').Disons que j'ai une machine d'état que je voudrais mettre sur "toujours-puissance dans le domaine», et je voudrais couper le courant pour le reste de la logique dans ce module.Dois-je créer un nouveau module ('B'. Module B est instancié dans le module «A») pour le FSM, et laisser le reste de la logique dans le module «A» ou s'il ya un moyen plus facile de séparer la logique de module «A»?