multiplicateur de fréquence

[Anil Rana]

Salut à tous
Qu'est-circuits ou methdology est utilisé pour multiplicateur de fréquence? Que nous savons sur le diviseur de fréquence qui utilise des méthodes telles que les comptoirs de diviser le multilpier freqency frequecy.how mis en œuvre dans les puces tels que les FPGA?

 

[IANP]

La meilleure méthode de multiplication de fréquence est basée sur PLL.
Ici vous avez un lien vers «PLL dans Cyclone II" FPGA:
http://www.altera.com/products/devices/cyclone2/features/cy2-pll_features.html
http://www.altera.com/support/devices/pll_clock/basics/pll-basics.html
Cordialement,
IANP

 

[kaiser]

- Multiplier Module de série -

mult module (CLK, la charge, Ain, bin, EB, fait);

clk entrée, la charge; / / horloge et de la charge signal de départ /
entrée [31:0 Ain], bin;
/ / Multiplicateur et multiplicande de n bits
sortie [63:0] eb / / produit de 2n bits
la production fait; / / prêts signal produit

reg [31:0] a; / / tenir copie du multiplicande
reg [63:0] EB; / / hold multiplicateur et de produits
reg fait; / multiplication et le résultat fait prêt signal /
reg [5:0] i; / boucle de multiplication / compteur

initial commence done = 0; i = 0; fin
/ / Démarrage avec boucle fait faux et contre zéro
/ / Pour permettre un fonctionnement correct du «toujours» bloc ci-dessous

fils [32:0] s = eb [63:32] ((EB [0])? a: 32'd0);
/ / 'S' occupe toujours la somme du produit accum
/ / Et l'ordre faible de la multiplication de ce coefficient
/ / Multiplicande

toujours @ (posedge CLK) begin / / C'est un système cadencé
if (charge & & (i == 0)) begin / / démarrer une mult en charge, si inactif, (i == 0)
done <= 0; / / pas encore fait
a <= Ain; / / charger le multiplicande
EB [63:32] <= 0; / / zéro le produit accumulé
EB [31:0] <= bin / / calcul du coefficient multiplicateur
i <= 32; / / Définit le compteur de boucle
fin
if (i! = 0) begin / / si multiplicant en cours
EB [63:0] <= (s, EB [31:1]);
/ / Mise à jour combinée de accum
/ / Prod et le déplacement des multiplicateurs
i <= i-1; / / Nombre de boucle decr
if (i == 1) done <= 1; / / Are We Done Yet?
fin
fin

endmodule
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 

[dBUGGER]

Salut,
PLL ou DCM (Digital Clock Manager) est utilisé pour réaliser la multiplication de fréquence / division ou un changement de phase de l'horloge.

Cordialement,

 

[eeeraghu]

Le gestionnaire de l'horloge numérique gère automatiquement la multiplication et la division de fréquence en fonction de la nécessaire contribution et outpu fourni des contraintes

 

[Anil Rana]

Merci beaucoup de m'avoir aidé à quiconque out.Will de vous préciser ce que DCM

 

[silencer3]

DCM est directeur de l'horloge numérique.Il s'agit d'un outil distinct dans Xilinx ISE.utilisant ce que nous pouvons générer un noyau que l'on peut instancier dans notre conception FPAG et l'utiliser pour toute manipulation Frequecny telles que la multiplication ou division.

 

[eeeraghu]

Au lieu de la configuration d'une broche d'horloge pour se connecter directement sur un arbre d'horloge interne, que la broche peut être utilisée pour conduire un câblé fonction spéciale, appelée clockmanager qui génère un certain nombre d'horloges fille.ces horloges fille peut être utilisé pour entraîner l'arbre d'horloge interne ou externe épingles o / p qui peuvent être utilisés pour fournir des services de synchronisation d'autres appareils sur le circuit d'accueil.

chaque famille de FPGA ont leur propre type de gestionnaire d'horloge.

en ce qui concerne
Raghu

 

[nhoctop]

Merci pour votre aide.Mais ce que quelqu'un pourrait me donner un exemple à mettre en œuvre FPGA et de signaux d'horloge multipliant?Je l'ai bien besoin.Merci pour votre aimable!