mux2_1> tristate ou VHDL

V

voho

Guest
Salut à tous

Io est CLK à 200Mhz; I1 est CLK à 100Mhz je dois utiliser mux2_1 ou tristate?

Première VHDL:
Sortie <= I1 lorsque select = '1 'I0 autre;

Deuxième VHDL:
Sortie <= I1 lorsque select = '1 'autre' Z ';
Sortie <= I0 quand select = '0 'autre' Z ';Cordialement

 
Ni ...voir u veux faire une cession de telle sorte que la production devrait être l0 quand select = 0 et L1 lors de la sélection = 0
si
Sortie <= l0 lorsque = '0 sélectionnez «L1 autre;
Cela devrait faire ...si je n'ai pas compris le problème ur écrire correctement retour pls

 
semiconductorman Salut,Sortie <= l0 lorsque = '0 sélectionnez «L1 autre;
Je pense que c'est la même:
Sortie <= L1 où = '0 sélectionnez "l0 autre;

Merci de ce qui concerne

 
Je pense que le premier fera VHDL
Sortie <= I1 lorsque select = '1 'I0 autre;

 
Salut à tous,
si u essayons simplement de simuler, alors u pouvez utiliser ce multiplexeur simple
est aussi suggéré par d'autres ..

Mais si vous le ciblage dans un FPGA, tels commutation asynchrone

des horloges peuvent causer pépinsPour éviter que l'utilisation du circuit représenté @ http://www.xilinx.com/xcell/xl24/xl24_20.pdf

u pouvez également utiliser BUFGMUX, si les deux horloges sont concernés externes et
vous utilisez Virtex 2 famille ..

 
Salut à tous,

Merci beaucoup, j'ai utilisé BUFGMUX c'est un travail en perfectlly Virtex II

en ce qui concerne

 
Salut là:
utilisant BUFGMUX est une parfaite methord.it peut changer
betwent horloge oen autre horloge avec pas de vis

 

Welcome to EDABoard.com

Sponsor

Back
Top