D
ddr
Guest
XILINX ETEND PROGRAMMABLE AVEC LES NOUVEAUX SYSTEMES DE LEADERSHIP
EMBEDDED DEVELOPMENT KIT Microblaze SOFT ET PROCESSEUR
Améliorations augmenter les performances du système et offrir des avantages significatifs aux concepteurs embarquésEMBEDDED SYSTEMS CONFERENCE, SAN FRANCISCO, Californie, le 23 avril 2003 - Xilinx,
Inc (NASDAQ: XLNX)
a annoncé
aujourd'hui la version 3.2 de son Embedded Development Kit (EDK), offre d'importantes améliorations à la Xilinx Microblaze 32-bit soft coeur de processeur et l'intégration des outils de conception et de soutenir à la fois Microblaze le Virtex-II Pro PowerPC.Avec de nouvelles capacités dans le Microblaze LocalLink base tels que l'interconnexion de la technologie, le baril de vitesses, d'instruction et de caches de données et du matériel de séparation,
les concepteurs peuvent maintenant augmenter sensiblement les performances du système tout en réduisant les coûts.En outre, l'outil intégré de nouvelles améliorations comprennent un soutien supplémentaire pour la plate-forme Solaris, Block Editor View, et prorogé de débogage pour les systèmes multi-processeurs.Les concepteurs intéressés à en apprendre davantage sur les solutions de Xilinx processeur programmable monde devrait assister à 2003.Pour compléter le programme et l'inscription d'informations, visitez www.xilinx.com/PW2003.
«Nos clients sont embarqués avec enthousiasme l'adoption Microblaze avec la CDIP, car elle facilite le développement et la conception permet à la fois haute performance et faible coût de traitement embarqué", a déclaré Per Holmberg, directeur de Systèmes programmables à Xilinx, «Avec plus de 20K utilisateurs de solutions de traitement de Xilinx doux,
les concepteurs reconnaissent la valeur de la flexibilité de cloisonnement entre le matériel et le logiciel pour l'ensemble du système et de réduire les coûts de développement. "
"Le Microblaze solution
s'est avérée être bien plus
qu'un compagnon de notre microprocesseur FPGA calculer les moteurs. Il est devenu tout à fait une partie intégrante dans la formation de la manière dont nous nous résoudre des problèmes et contribue à réduire nos coûts d'ingénierie», a déclaré Ricardo Ramos, président et chef de la direction de Interativa Paineis Eletronicos."Actuellement, nous utilisons le Microblaze processeur 68 milliards de dollars dans notre système d'affichage LED de couleur pour gérer l'étalonnage et d'installation pour le module processeur vidéo. La possibilité de modifier facilement ces fonctions sans modifier complètement la conception nous permet d'offrir un produit de pointe."
New Features Microblaze
* User-configurable Caches: Le processeur comprend Microblaze soft direct cartographié, le niveau un (L1) cache d'instructions et de données qui sont configurables
jusqu'à 64 KB.La mémoire est divisée par l'adresse à fournir 1 Go d'espace mémoire cacheable et 3 Go de mémoire non-cacheable espace à réduire de manière significative le temps d'exécution d'instructions et le code d'espace.
* LocalLink à simplifier Software Hardware Implementations à: LocalLink offre 300 Mo / sec direct processeur interface et de point à point de connexion pour les fonctions et le matériel.Ce haut-débit, la profondeur FIFO interface configurable à la CPU est idéal pour les applications de streaming.Chacune des 32 entrées / sorties LocalLink connexion utilise SRL16 pour le FIFO, qui ne consomme que 36 pour une LUT 32-large, 16-profonde FIFO.
* Matériel Debug Module: Le module offre Microblaze débogage JTAG pour multi-processeur de debug.Débogage options configurables points de coupure et de regarder les points, non-intrusive de débogage,
le débogage ROM code.
* 32-Bit Shifter Barrel: The 32-bit baril de vitesses est particulièrement avantageux pour les applications de données logique que ce changement à gauche ou à droite - un style normal code C pour les programmes.Indépendamment de la quantité ou de changement de direction, le baril de vitesses instructions prendre seulement deux cycles d'horloge.Il peut stimuler l'exécution passage
jusqu'à 15 fois.
* Matériel Divide: Xilinx a mis en place un enseignement dédié Microblaze avec un support matériel pour diviser les fonctions.Les utilisateurs
n'ont plus besoin de faire tourner un logiciel de bibliothèque à effectuer divise.Le matériel divider combinés avec d'autres fonctions améliorées des résultats plus élevés dans les performances du processeur.
Microblaze La base offre des performances inégalées fonctionnement à 68-Dhrystone MIPS récemment annoncé dans le Spartan-3 FPGA et 125 DMIPS dans le Virtex-II Pro FPGA.Un système typique Microblaze qui comprend le logiciel de traitement de base, la structure de bus, Timer, UART et GPIO périphériques connectés au bus IBM CoreConnect et / ou de la nouvelle interface directe LocalLink consomme moins de 5% du total des ressources disponibles dans la logique 3S1500-Spartan 3 FPGA.
Nouvelles fonctionnalités de conception Embedded Tools
La nouvelle version du kit de développement Embedded fournit designers intégrés à un environnement de débogage matériel et des logiciels portions d'un système intégré en utilisant la base ou Microblaze le Virtex-II Pro PowerPC.Avec ce renforcement de capacité,
les utilisateurs peuvent tirer un JTAG basée sur la puce de débogage qui permet aux non-intrusive de contrôle,
de suivi de l'ensemble du système de processeur à la mémoire et de ses associés et fournit la possibilité de visualiser les signaux de l'interface du processeur.Advanced debug capacité avec la nouvelle version de la CDIP soutient matériel break-points et de l'adresse et des données montre des points dans les systèmes qui utilisent le processeur PowerPC ou Microblaze plusieurs noyaux, ainsi que d'une combinaison de Microblaze et PowerPC cores.Avec les nouvelles capacités de débogage, les concepteurs peuvent maintenant intégré complet de vérification du système de fois dans le matériel et la simulation, de réduire de façon spectaculaire sur le temps de débogage et d'améliorer les délais de commercialisation.Voir Schéma de la CDIP est une autre nouvelle fonctionnalité permet aux utilisateurs de définir et de générer un FPGA
à base de système embarqué.Avec cette nouvelle fonctionnalité,
les utilisateurs peuvent tout simplement de définir et de générer un système embarqué en fonction de leur cahier des charges avec peu d'intervention, la complexité de conception de rationalisation et de libérer des ressources pour d'autres tâches.
EMBEDDED DEVELOPMENT KIT Microblaze SOFT ET PROCESSEUR
Améliorations augmenter les performances du système et offrir des avantages significatifs aux concepteurs embarquésEMBEDDED SYSTEMS CONFERENCE, SAN FRANCISCO, Californie, le 23 avril 2003 - Xilinx,
Inc (NASDAQ: XLNX)
a annoncé
aujourd'hui la version 3.2 de son Embedded Development Kit (EDK), offre d'importantes améliorations à la Xilinx Microblaze 32-bit soft coeur de processeur et l'intégration des outils de conception et de soutenir à la fois Microblaze le Virtex-II Pro PowerPC.Avec de nouvelles capacités dans le Microblaze LocalLink base tels que l'interconnexion de la technologie, le baril de vitesses, d'instruction et de caches de données et du matériel de séparation,
les concepteurs peuvent maintenant augmenter sensiblement les performances du système tout en réduisant les coûts.En outre, l'outil intégré de nouvelles améliorations comprennent un soutien supplémentaire pour la plate-forme Solaris, Block Editor View, et prorogé de débogage pour les systèmes multi-processeurs.Les concepteurs intéressés à en apprendre davantage sur les solutions de Xilinx processeur programmable monde devrait assister à 2003.Pour compléter le programme et l'inscription d'informations, visitez www.xilinx.com/PW2003.
«Nos clients sont embarqués avec enthousiasme l'adoption Microblaze avec la CDIP, car elle facilite le développement et la conception permet à la fois haute performance et faible coût de traitement embarqué", a déclaré Per Holmberg, directeur de Systèmes programmables à Xilinx, «Avec plus de 20K utilisateurs de solutions de traitement de Xilinx doux,
les concepteurs reconnaissent la valeur de la flexibilité de cloisonnement entre le matériel et le logiciel pour l'ensemble du système et de réduire les coûts de développement. "
"Le Microblaze solution
s'est avérée être bien plus
qu'un compagnon de notre microprocesseur FPGA calculer les moteurs. Il est devenu tout à fait une partie intégrante dans la formation de la manière dont nous nous résoudre des problèmes et contribue à réduire nos coûts d'ingénierie», a déclaré Ricardo Ramos, président et chef de la direction de Interativa Paineis Eletronicos."Actuellement, nous utilisons le Microblaze processeur 68 milliards de dollars dans notre système d'affichage LED de couleur pour gérer l'étalonnage et d'installation pour le module processeur vidéo. La possibilité de modifier facilement ces fonctions sans modifier complètement la conception nous permet d'offrir un produit de pointe."
New Features Microblaze
* User-configurable Caches: Le processeur comprend Microblaze soft direct cartographié, le niveau un (L1) cache d'instructions et de données qui sont configurables
jusqu'à 64 KB.La mémoire est divisée par l'adresse à fournir 1 Go d'espace mémoire cacheable et 3 Go de mémoire non-cacheable espace à réduire de manière significative le temps d'exécution d'instructions et le code d'espace.
* LocalLink à simplifier Software Hardware Implementations à: LocalLink offre 300 Mo / sec direct processeur interface et de point à point de connexion pour les fonctions et le matériel.Ce haut-débit, la profondeur FIFO interface configurable à la CPU est idéal pour les applications de streaming.Chacune des 32 entrées / sorties LocalLink connexion utilise SRL16 pour le FIFO, qui ne consomme que 36 pour une LUT 32-large, 16-profonde FIFO.
* Matériel Debug Module: Le module offre Microblaze débogage JTAG pour multi-processeur de debug.Débogage options configurables points de coupure et de regarder les points, non-intrusive de débogage,
le débogage ROM code.
* 32-Bit Shifter Barrel: The 32-bit baril de vitesses est particulièrement avantageux pour les applications de données logique que ce changement à gauche ou à droite - un style normal code C pour les programmes.Indépendamment de la quantité ou de changement de direction, le baril de vitesses instructions prendre seulement deux cycles d'horloge.Il peut stimuler l'exécution passage
jusqu'à 15 fois.
* Matériel Divide: Xilinx a mis en place un enseignement dédié Microblaze avec un support matériel pour diviser les fonctions.Les utilisateurs
n'ont plus besoin de faire tourner un logiciel de bibliothèque à effectuer divise.Le matériel divider combinés avec d'autres fonctions améliorées des résultats plus élevés dans les performances du processeur.
Microblaze La base offre des performances inégalées fonctionnement à 68-Dhrystone MIPS récemment annoncé dans le Spartan-3 FPGA et 125 DMIPS dans le Virtex-II Pro FPGA.Un système typique Microblaze qui comprend le logiciel de traitement de base, la structure de bus, Timer, UART et GPIO périphériques connectés au bus IBM CoreConnect et / ou de la nouvelle interface directe LocalLink consomme moins de 5% du total des ressources disponibles dans la logique 3S1500-Spartan 3 FPGA.
Nouvelles fonctionnalités de conception Embedded Tools
La nouvelle version du kit de développement Embedded fournit designers intégrés à un environnement de débogage matériel et des logiciels portions d'un système intégré en utilisant la base ou Microblaze le Virtex-II Pro PowerPC.Avec ce renforcement de capacité,
les utilisateurs peuvent tirer un JTAG basée sur la puce de débogage qui permet aux non-intrusive de contrôle,
de suivi de l'ensemble du système de processeur à la mémoire et de ses associés et fournit la possibilité de visualiser les signaux de l'interface du processeur.Advanced debug capacité avec la nouvelle version de la CDIP soutient matériel break-points et de l'adresse et des données montre des points dans les systèmes qui utilisent le processeur PowerPC ou Microblaze plusieurs noyaux, ainsi que d'une combinaison de Microblaze et PowerPC cores.Avec les nouvelles capacités de débogage, les concepteurs peuvent maintenant intégré complet de vérification du système de fois dans le matériel et la simulation, de réduire de façon spectaculaire sur le temps de débogage et d'améliorer les délais de commercialisation.Voir Schéma de la CDIP est une autre nouvelle fonctionnalité permet aux utilisateurs de définir et de générer un FPGA
à base de système embarqué.Avec cette nouvelle fonctionnalité,
les utilisateurs peuvent tout simplement de définir et de générer un système embarqué en fonction de leur cahier des charges avec peu d'intervention, la complexité de conception de rationalisation et de libérer des ressources pour d'autres tâches.