NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve

[allennlowaton]

bonjour les gars .. peut m'aider avec cette ..
les gars s'il vous plaît aidez-moi d'expliquer ce .. en NMOS: que (W / L) augmente, diminue jusqu'à la Ve le régler à une certaine valeur.tandis que le PMOS: que (W / L) augmente, les augmentations Ve jusqu'à ce qu'il se déposent une certaine valeur.
Le VGS pour NMOS et mandats postaux ne sont 0.8V.
Le fournies Vdd est de 1,8 V pour chacun d'eux.
S'il vous plaît à la pièce jointe pour plus d'info.
(Les valeurs utilisées dans le graphique est dérivé de la HSPICE. Lis un fichier généré à partir de simulations)<img src="http://images.elektroda.net/87_1254760827_thumb.jpg" border="0" alt="NMOS and PMOS (W/L) aspect ratio versus Vth" title="NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve"/> Merci beaucoup.

 

[dick_freebird]

Des phénomènes comme DIBL de diminuer le VT efficace de
TEC en termes absolus.Aucun des longueurs vous montrer
sont susceptibles de voir une grande partie de la présente dans les technologies submicroniques.

effets de bord peuvent également être un facteur, une petite région à la
Edge est un efficace MOS structure quelque peu, mais avec quelques
dégradés attributs de la souche et interface oxyde /
de qualité.Le plus large (avec W / L), vous obtenez, plus une partie
des composites du dispositif de conduction l'a à voir avec cela.

Delta-W de lithographie peut être positif ou négatif.

Maintenant, il faut distinguer entre ce qui se passe dans
le simulateur, et la réalité.Certains de ces chiffres semblent
comme "Who cares?"sorte de petites différences, et plus
«Intéressant» le comportement se trouve à gauche de valeurs sur la carte.
Il ne me surprendrait pas si tout cela était simplement l'assemblage
artefacts.

Je allègrement ignorer une différence VT millivolt depuis que je suis
l'habitude de voir portée inadéquation 5mV sur des modèles identiques.

 

[allennlowaton]

Merci beaucoup pour la réponse monsieur / madame.

Mais je suis encore bien compris pourquoi le NMOS de baisses Ve et PMOS de Ve augmente compte tenu de leur ratio d'aspect étant augmentée?

J'essaie de raconter cette observation pour le calcul du ratio d'aspect dans ma conception future des dispositifs utilisant le CMOS.

Je sais, les variations de la Ve est négligeable à prendre en compte.Mais je veux juste pour satisfaire ma curiosité.Hope, quelqu'un d'entre vous les gars peut m'aider.

Je vous remercie une fois de plus.

 

[zopeon]

Salut,
Je n'ai couru la simulation pour les PMOS pour obtenir vs Id Vds.Pour L = 6U et W = 6U à 24U et j'ai vu que Ve a diminué avec l'augmentation de W / L.Vérifiez l'image ci-joint.<img src="http://images.elektroda.net/37_1254808377_thumb.png" border="0" alt="NMOS and PMOS (W/L) aspect ratio versus Vth" title="NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve"/>

 

[allennlowaton]

Merci pour votre aide zopeon.
Nos résultats sont en contradiction les uns avec les autres.
Dans mon cas, j'utilise une constante L = 1U dans toutes les largeurs.
voir ci-dessous pour mon. sp fichiers S'il vous plaît pour PMOS et NMOS.Je fournis Vg = 1V dans le PMOS de sorte qu'il peut avoir Vgs =- 0.8V tout comme le Vgs = 0,8 pour les NMOS dans cette simulation.<img src="http://images.elektroda.net/60_1254811661_thumb.jpg" border="0" alt="NMOS and PMOS (W/L) aspect ratio versus Vth" title="NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve"/>

Ajouté après 9 minutes:Voici le résultat de simulations pour les NMOS
S'il vous plaît se référer ci-dessous.<img src="http://images.elektroda.net/15_1254812215_thumb.jpg" border="0" alt="NMOS and PMOS (W/L) aspect ratio versus Vth" title="NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve"/>

Ajouté après 56 secondes:Voici le résultat pour mon PMOS<img src="http://images.elektroda.net/54_1254812295_thumb.jpg" border="0" alt="NMOS and PMOS (W/L) aspect ratio versus Vth" title="NMOS et PMOS (W / L) ratio d'aspect par rapport à Ve"/>

 

[zopeon]

allennlowtown Salut,
J'ai essayé de faire avec L = 1um et la Ve a augmenté pour augmenter W, donc je suppose son effet de canal court, mais je suis préoccupé par les effets de canal court, même à 180 nm de longueur pour 1um noeud!Mais je ne sais pas quel effet à l'origine du changement.Peut-être quelqu'un avec un fond de modélisation dispositif pourrait expliquer?

 

[allennlowaton]

wow .. merci beaucoup encore une fois zopeon.Vous avait exercé beaucoup d'efforts à cette déjà.Peut-être que je vais aussi faire des simulations en utilisant le 0.18um que la longueur, mais avec aspect ratio étant conservé.