parallèle et la mise en œuvre de pipeline de la FIR

A

alimassster

Guest
Salut à tous
Je veux savoir en cascade des blocs DSP48 si nous avons besoin par exemple N horloges pour nourrir multiplicateurs avec les apports d'azote dans un N robinet FIR filtre pour calculer Y, alors quelle est la différence entre la forme parallèle et une base MACC formulaire unique (s'il ya un retard égal (nombre d'horloges) dans les deux formes)?

Qu'est-ce que les avantages de la mise en œuvre parallèle?
Je sais que sous forme parallèle, nous avons un résultat à chaque cycle d'horloge.
mais est-ce parce que l'utilisation de pipeline ou autre chose?

Les entrées sont (coeficients pas) introduit dans multiplicateurs simultanément ou un par un en utilisant BCIN-BCOUT?Si oui, encore une fois quel est l'avantage d'une forme parallèle?Est-ce à l'aide de pipelines ou quoi?
thx dans adv<img src="http://images.elektroda.net/37_1163942194.jpg" border="0" alt="parallel and pipeline implementation of FIR" title="parallèle et la mise en œuvre de pipeline de la FIR"/>
 
donne la mise en œuvre parallèle O / P dans un CLK
amende si multiplicateurs ur soutenir un CLK o / p.
mise en œuvre pipeline ne
cos u ont pipelines (reg), après chaque section (par exemple une cascade sections IIF). augmente la vitesse de fonctionnement CLK ur le fait de latence ur.

 
Je pense que sous la forme de pipeline après que tous les registres sont pleins (ce qui peut prend un peu de cycles de clk) puis il ya une sortie dans chaque clk me trompe-je?

ma question est: sont entrées introduit dans multiplicateurs simultanément ou avec un retard et un par un comme un flux en utilisant BCIN-BCOUT dans DSP48 bloc (en Xilinx Virtex-4)
et si oui (un par un) puis comment ne l'aide par exemple 64 multiplicateurs dans un robinet FIR 64 faire une meilleure performance?en utilisant un pipeline ou quoi?

Je veux savoir comment utiliser un grand nombre de blocs MUL pouvez augmenter les performances (si les intrants sont amenés un par un avec un délai de je ne vois aucune différence avec un formulaire unique basée MACC)

thx d'un million de

 
ur dire multiplicateur et additionneur (MAC) est effectuée dans un CLK
* 64 du robinet en parallèle implique 64 multiplicateurs et 64 extensions de fonctionner dans parallel.so production dans une CLK
* 64 du robinet en série implique 1 multiplicateur et 1 additionneur opèrent dans serial.so sortie dans l'clk (64 réutilisation des ressources)

 
Citation:

ur dire multiplicateur et additionneur (MAC) est effectuée dans un CLK

* 64 du robinet en parallèle implique 64 multiplicateurs et 64 extensions de fonctionner dans parallel.so production dans une CLK
 
intrants (données non coeff) sont introduits dans le port d'entrée x (n)
à l'U diagramme ont montré.
en ce qui concerne les coefficients si le filtre est fixé ur dire 1000Hz Fc habitude, u peut lire tous ces @ Once (une seule fois au début) et ils peuvent être stockés dans le FF (reg peut être) qu'ils rencontrent dans le schéma.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top