pause combinational boucle de rétroaction.

X

xiongdh

Guest
ai-je besoin de rompre combinational boucle de rétroaction à toutes les conditions?Comment faire pour briser la combinaison des commentaires loop.What faire la commande set_disable_timing faire pour la combinatoire ciucuit en DA?

merci!

 
combinational commentaires doivent être évités, sauf que vous l'intention de construire un anneau oscillateur car il cause de deux choses
1 - il va nourrir le sam logique: dans ce cas, elle
n'ajoute rien
2 - il va nourrir les oposit logique: le nœud osciller par période de temps égale au double de la voie de retard (c'est-à-dire osiclator anneau sera construit).

vous pouvez le rompre, soit par
1 - construire un système d'horloge en mettant un DFF dans la chaîne de réactions, qui charge la valeur d'une ckock bord.
2 - faire une critique, mais vous avez fermé par attirer l'attention sur le timing du signal de blocage à l'égard de la fonctionnalité du système

observe

 
Comment ces boucles combinatinol obtenir une synthèse de la première place.Qu'est-ce que les constructions sont à éviter ...

 
"" "2 - faire une critique, mais vous avez fermé par attirer l'attention sur le timing du signal de blocage à l'égard de la fonctionnalité du système." ""Mais gated commentaires peuvent ne pas être reconnu par les DC, il est encore indiqué que "Attention: La désactivation de calendrier entre les broches arc" H01 "et" N01 "sur la cellule" sbox/U524 »pour casser une boucle de calendrier"

Comment puis-je faire face à cela?et ce moment où la boucle d'affecter la compilation de telles que le calendrier chemin calcul?

 
tout d'abord, vous devriez essayer d'éviter que l'écriture du code generte la combinatoire des réactions, si
c'est votre conception de essaintial vous commencez à chercher une solution pour elle.Je
n'ai pas utilisé le DC.mais si elle est possible, vous pouvez envoyer ur de code et d'expliquer l'objectif idée que nous pouvons vous aider.

observe

 
Mmm ...., je ne suis pas sûr que
je suis bon ou pas.Résoudre le problème combinational boucle
n'est pas nécessaire si vous utilisez un vecteur
à base de simulation, mais il a mieux être résolus si l'adoption d'une référence ou DFT dans votre flux.Quant à désactiver en utilisant le calendrier de commande pour briser la boucle de chronométrage, je
n'ai jamais réussi à faire par le biais de l'ensemble du processus de synthèse.Une fois la conception est modifiée par DC, semble-t-il ces paramètres sont perdus.u mieux de demander le soutien de la syn (at) psys, vous pouvez partager avec nous une fois que vous avez des solutions.

 
Qu'est-ce que sur les progrès réalisés avec vous dehuixiong sur cette question
observe

 
Merci à vous tous.
Je remédier à ce problème que de faire une autre copie de la combinatoire et de rompre le circuit de la boucle verilog codes.
Je trouve le DC calculé le timing d'un chemin combinatoire circuilt boucle plus d'une fois.Je tiens à appeler l'aide de synopsys.But leur aide
n'est pas gratuite.
Mai être set_false_path commande peut être utile, mais je ne sais pas comment faire avec elle.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top