petits MOStransistor critère de la saturation

A

ambreesh

Guest
Salut à tous,
Pour le transistor à une saturation qui devrait être atteint ou les deux doivent être remplies
1.Vds> Vdsat
2.Vds> Vgs-Vth
Veuillez voir le résultat de simulation ci-dessous de HSPICE.w / l est 10/0.4
DMV 1V et VDS est 30mV

élément 0: m1
région saturati
id-1.2094u
IBS 2.957e-20
ibd 5.5275f
VGS-550.0000m
VDS-30.0000m
vbs 0.
VTH-540.9739m
vdsat-78.9677m
beta 1.2436m
GAM eff 516.9256m
GM 16.6472u
GDS 30.5579u
GMB 4.7986u

 
I hav vu la même chose dans happenning Cadance .. il n'y a donc rien de mal avec l'outil .. la question fondamentale est avec les modèles .. je doute que vdsat = K1 K2 (VGS-VT) pour l'.. BSIM3

u Prenez seulement les soins de suite ..
1.vgs SHD jamais descendre en dessous vt .. there SHD d'une marge de 30-40mV .. en 0.13 u peut aller jusqu'à 20mV vgs-vt ..
2.vds> VGS-VT .. ce sera une bonne idée d'en faire vds> 1,5 (VGS-VT)

observe

 
Chers opamp741,
Je suis en train de simuler un PMOS simple miroir de courant.La structure est la diode de charge PMOS et un puits de courant en contact b / w de vidange et GND.
J'ai besoin d'avoir Von aussi bas que 30 mV pour un courant d'aussi bas que 0.5uA.
w / l calculé à partir du 1er équation ordre lorsqu'il est branché pour la cause du MOS pour aller à la coupure.
Pour le PK de 46 W / L = 24 (w = 9.66u et l = 0.4u)
Le résultat de la simulation sont les suivants HSPICE
SUBCKT
élément 0: m1
Modèle 0: P12
région coupée
id-499.9991n
IBS 1.225e-20
ibd 7.7646f
VGS-465.8752m
VDS-465.8752m
vbs 0.
VTH-540.4868m
vdsat-53.4456m
beta 1.2015m
GAM eff 516.9929m
GM 9.8224u
GDS 77.3077n
GMB 2.7959u

Ce qui suit est pour W = 26U et L = 1u
SUBCKT
élément 0: m1
Modèle 0: P18
région coupée
id-499.9990n
IBS 1.186e-20
ibd 18.6828f
VGS-465.2262m
VDS-465.2262m
vbs 0.
VTH-533.8077m
vdsat-54.2220m
beta 1.1275m
GAM eff 576.0587m
GM 9.6217u
GDS 22.0535n
GMB 3.0538u

Ici, j'ai le problème, pour obtenir le MOS en saturation.seulement 2 option exsist
1.Augmentation ou diminution en cours W / L.Les deux d'entre elles conduiraient à vdsat augmenter.
Comment pouvons-nous sortir de ce problème.

 
étape 1 et 2 sont identiques.Je veux dire VSAT = VGS-VT.Donc, pour le transistor à être dans le vds saturation> VGS-à-dire vt, vds> vdsat

 
Salut, ambreesh
vous devez être prudent lorsque votre Vgs est proche de la Vème.
Le transistor mai être dans l'inversion faible ou modérée au lieu de forte inversion.
Voici un document à ce sujet,
observe
Désolé, mais vous devez vous loguer pour voir cette pièce jointe

 
Chers ppenday,
Veuillez examiner les résultats de la simulation, la conception pour Von de 30mV, mais n'aurait pas pu vdsat que les faibles.

 

Welcome to EDABoard.com

Sponsor

Back
Top