pilote Halfbridge IC aider les travailleurs s'il vous plaît

T

themaccabee

Guest
Salut, J'aimerais savoir environ la moitié CI pilote de pont qui est offert à partir de International Rectifier ou similaire ceux IRF211XX série .. J ai eu deux MOSFET canal N, côté haute MOSFET le drain est relié à Vdd = 28V, la source est reliée à l'autre Faible consommation MOSFET et MOSFET Lowside source est mise à la terre. La charge est entraînée à partir du point source de FET côté le plus haut (où drain du Lowside est connecté). J'ai d vraiment savoir comment le lecteur l'Ics IRF FET côté haut ou comment le VGS pour côté le plus haut est fourni ..? Je pense que la porte latérale haute FET doit être fourni au moins par une tension de seuil de 28V Isnt = + Vgs que à droite? Est-ce que ces circuits génèrent que par eux-mêmes ou dois-je faire quelque chose pour régler la tension de grille? (demande depuis le Vgs des changements différents mosfets droit?) Quelqu'un peut-il m'expliquer ou m'aider à trouver un tutoriel sur la même .. Merci et salutations
 
Oui. Il faut 28V + vgs. Dans la plupart des cas, elle peut être générée par lui-même dans le principe de boot-strap.
 
En principe du bootstrap.
. Can u s'il vous plaît nous expliquer un peu .. Il s'agit d'un circuit i obtenu à partir de datasheet IR2110 .. il ya un bootstrap condensateur u ve mentionné, mais je ne comprends pas son fonctionnement .. De plus la charge est tirée de Lowside FETs fuite .. Je tiens à court d la fuite Lowside avec une source de haute et de le contrôler avec un signal TTL .. Je ne veux faire passer l'appareil .. c.-à-ON ou OFF pas comme une forme d'onde de la commutation rapide .. Merci pour toute aide .. Regards [url = http://images.elektroda.net/14_1304344362.jpg]
14_1304344362_thumb.jpg
[/url]
 
Le condensateur entre VB et VS est boot-strap condensateur. Quand Vs est tirée vers le bas, le condensateur sera chargé à travers la diode entre Vcc et VB. Puis, lorsque Vs est tiré haut, VB sera couplé à Vs + Vc. Vc est la tension cpacitor qui est chargé lorsque Vs est faible.
 
[Url = http://images.elektroda.net/19_1304361842.jpg]
19_1304361842_thumb.jpg
[/url] Je viens d'ajouter le schéma fonctionnel de cette trop .. Désolé coulnt i encore obtenir l'image complète ... Comme Q2 est ON, le plafonnement des frais à Vcc par l'diode.At même temps, je crois que HO & Vs seront reliées entre elles et, partant, Vgs pour le Q1 sera nulle et Q1 sera OFF.But comment expliquer du côté de haute FET sur la procédure ..? Im confondre .. quelqu'un peut-il aider merci
 
Okie ... Ainsi, alors que la Q2 bas côté est sur le match opposant dans tirée à la masse ... et frais de bouchon donc Bootstrap et que la tension de la PAC semble à travers le VB. Maintenant Q2 est éteint et HO est relié à la PAC soit VB bootstrap. Maintenant Vs est flottant à droite? Ensuite, VB est appliquée à l'HO et une chute de tension survient entre la source flottante & Q1 gate.Will ce tour au 1er trimestre? si elle se met en Q1 la source de Q1 (Vs) sera acquièrent progressivement la tension de drain soit ici 28V .. cela tirez Vb qui était assis sur le VS, à 28V + Vb, assez pour garder la Q1. Est-ce la bonne procédure ..? S'il vous plaît corrigez-moi si im tort. Merci
 
Okie ... Ainsi, alors que la Q2 bas côté est sur le match opposant dans tirée à la masse ... et frais de bouchon donc Bootstrap et que la tension de la PAC semble à travers le VB. Maintenant Q2 est éteint et HO est relié à la PAC soit VB bootstrap. Maintenant Vs est flottant à droite? Leo: Lorsque HO est connecté à VB, Q1 sera activée. Donc Vs sera tiré élevé. Il est [COLOR = "red"] pas [/COLOR] flottante. Comme Vs est tiré vers le haut, VB sera décalée vers le haut par la PAC entre VB et VS.
 

Welcome to EDABoard.com

Sponsor

Back
Top