Plan

J

jitendravlsi

Guest
Si quelqu'un face au problème de la congestion après Floorplan, alors comment il peut enlever la congestion sans changer le ratio d'aspect et le facteur d'utilisation?

Thnx in advance

 
Panasonic przedstawił nowy 14,1-megapikselowy aparat Lumix DMC-FZ45 z popularnej serii FZ, który łączy potężny, 24-krotny zoom i opcje kreatywne, w tym możliwość ręcznych ustawień, niezwykle cenioną przez bardziej zaawansowanych fotografów. Nowo opracowany obiektyw LEICA DC VARIO-ELMARIT w aparacie DMC-FZ45 zwiększa zakres długości ogniskowej z 27 do 25 mm przy ustawieniu szerokokątnym, a maksymalne przybliżenie z 18x do 24x, przez co aparat jest jeszcze bardziej wszechstronny, niż model DMC-FZ35. Nowy procesor obrazu Venus Engine HD II zapewnia dobrą jakość obrazu zarówno podczas fotografowania, jak i nagrywania filmów HD. Szybki autofokus i krótki czas rozruchu pozwalają wykorzystać najbardziej ulotną okazję do zrobienia zdjęcia.

Read more...
 
Qu'entendez-vous par 'Plan'?Parlez-vous de la taille totale et la forme du seul bloc / chip sur lequel vous travaillez ou êtes-vous référant à la mise en place de plusieurs régions Floorplan avec des zones de cellules standard entre les blocs Plan?

 
essayer de réduire les autobus de large, et nombreux fils traversant la puce.

- Si vous avez obtenu des banques grand registre, essayez de réduire la largeur d'un registre (cela pourrait signifier pour changer le protocole de traitement registre)

- Si vous avez accès à beaucoup de SRAM large, penser que tu pourrais sérialiser les informations.essayer de placer à proximité de la SRAM blocs qui les utilisent.

- Penser à la réplication.il est parfois judicieux de dupliquer un bloc et passer plus de zone et de la puissance sur la logique et les flops.plus tard, vous fera gagner un temps considérable sur la quantité de câbles qui traversaient la puce et vous permettra aussi de sauver de puissance due à la réduction de la mémoire tampon (nécessaire pour conduire le fils de long)

les étapes ci-dessus devrait être effectué sur la phase de conception de votre conception.bien qu'il n'est jamais trop tard.

bonne chance,

Key.
http://asicdigitaldesign.wordpress.com

 
Salut,

vous pouvez analyser le placement macro.Essayez de placer les macros avec à-dire une analyse correcte flyline examine les connexions à partir de macro à macro, stdcell et I / Os.Essayez de réduire la création redundent blocage lors de la planification.

Cette mai vous aider.

Merci.

Hak.

 
Plan de l'Exposition est un processus itératif.Cela affecte toutes les autres étapes de conception physique.
Parfois, vous devrez le faire en respectant l'architecture définie pour la conception.
Si pas, alors vous devez faire quelques itérations.
D'abord, lançons le placement en mode Plan.Vous pouvez prendre ce que la première itération.Changer le placement des macros ou des partitions si vous avez.

Si vous avez des macros dans votre conception, vous aurez besoin de vérifier sa LEF, à trouver les couches métalliques broche d'alimentation utilisée.

Place de la macro en conséquence que les conventions couche métallique sont suivies, M1 horz à-dire, M3
Vert-M2, M4.

Placer les macros vers le bord.
Ce sont là quelques points importants à considérer.
Merci

 
1, calculer les ressources de routage.
Dans la plupart des cas, c'est la meilleure façon d'enlever la congestion.

Vous devez considérer régime Route, PG via gouttes largeur,
envisager de faire pivoter de 90 degrés la puce.

2, si l'encombrement est local et mineur, le placement de la densité de contraintes d'utilisation

3, l'analyse de la logique, de comprendre les difficultés de circulation viennent,
réécrire le code Verilog.

4, refaire le placement (Plan de macro, des contraintes molles. Module placement.etc)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top