Plié circuit de polarisation Cascode opamp

[analog_fever]

J'essaie la conception cascode replié opmap pour la première fois, et je me demande comment concevoir l'ckt biais. Ci-joint le CKT j'ai (Johns, Martin). Je n'ai pas de Q12 et Q13 encore en place. Je sais que le livre offre un CKT biais, mais je cherche à arriver à quelque chose de simple, et je suis en train d'essayer d'apprendre comment nous concevons un CKT simple biais. Je suis venu jusqu'à l'endroit où je sais les courants nécessaires à chaque transistor pour correspondre à mon cahier des charges. Le principal problème est avec le SGT biais VB1 et VB2, et comment garder Q3 et Q4 de la saturation. J'ai une source de courant pour 10uA Ibias1. Je générer Ibias2 par mise en miroir à partir Ibias1. Qu'est ce qui détermine la tension de source Q5/Q6 (ou le drain de VTG Q3/Q4)? Toute orientation / connaissance des concepteurs expérimentés est vraiment apprécié.

 

[haff99]

Ce n'est pas grave si vous continuez à Q3 et Q4 de la saturation, parce que vous n'obtenez pas gain de ces dispositifs. Toutefois, selon la façon dont vous biais VB1 vous êtes essentiellement de serrage qui drainent des T3 et T4 à VT tension + excédent au-dessus VB1. Donc ils resteront dans la saturation, si vous VB1 biais correctement. Il importe si vous continuez à Q5, 6,7,8,9,10 en saturation, sinon votre tension de sortie diminuera tuer votre gain.

 

[analog_fever]

Hey ... merci, a été en mesure d'obtenir tous les transistors de la saturation en utilisant VB1 et VB2.