PLI

[Joyee]

Maintenant, je voudrais de composer le Testbench en C, cependant, mon design est composé de Verilog.Par conséquent, qui sait comment se connecter en même temps dans la simulation?PLI-t-il besoin?En outre, qui pourrait bien vouloir expliquer PLI dans les détails?

Merci d'avance!

 

[alledauser]

Pour autant que je sache, vous avez besoin pour composer votre Testbench dans verilog.Cependant, vous pouvez les modèles de code en C, et de les lier à l'aide de votre simulateur PLI.PLI est définie au I * EE verilog std.Vous pouvez également trouver de nombreuses ressources en ligne et des exemples de codage.Essayez une recherche simple.
observe

 

[Joyee]

Oui, je sais.Avez-vous essayé FPGA Advantage?Je veux juste de composer le testeur en C. Et je connecter le testeur et l'UET (unité sous test).L'ensemble de l'entité devrait être appelé banc d'essai, droit?Par conséquent, je pense que votre méthode est la bonne.

Merci!

 

[CatKing]

Vérifier les documents de M0d * lsim, vous trouverez un grand nombre de références PLI