B
Bulma
Guest
Salut tous les ingénieurs de vérification! J'ai récemment essayer de nouvelle méthode dans l'écriture Testbench. Au lieu de laisser Reg contrôle / tableau à l'intérieur de chaque module, je leur apporte tous à rester ensemble en dehors du module de base supérieur (afin d'économiser mem & de la faire ressembler à Asic - hors séjour MEM). Dans chaque module obtenir des infos par un lien vers TBmem. Mais le problème, c'est courir beaucoup plus lent (140%)! Toute personne a la moindre idée de pourquoi ... ?