pourquoi cette différence Gate Count

[eda_wiz]

salut,
Quand je la synthèse rtl même code pour différentes bibliothèques dans leornad0 asic.Je suis la porte différents titres.Est-ce que
quelqu'un sait pourquoi est-ce.

tnx

 

[linuxluo]

Salut,
Le porte numéro vous est de savoir comment calculer?Mais vous pouvez vous assurer que si vous utilisez différents fonderie lib, le résultat devrait être différent, parce que la cellule de fournir lib est différente.

 

[eda_wiz]

salut,

HDL est sysnthezised de netlist gatelevel par l'outil.Nous utilisons différents
fonderie bibliothèques afin
qu'il puisse être fabriqué avec des procédés techniques.Mais les portes peuvent vraiment changer?

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />S'il vous plaît me corriger si je me trompe

tnx

 

[sandusty]

Comparer ces deux bibliothèques, vous savez que les résultats devraient être différents.Toutes les portes de «timing, domaine ...sont différents et vous ne savez pas comment les outils de synthèse de résoudre le problème de sacs d'emballage ...

 

[maniasonic]

salut,
les composants de la bibliothèque est à charge des fournisseurs,
de même que la synthèse résultat.

 

[ymli]

différentes bibliothèques mai inclure différentes composantes, ex,
dans la Bibliothèque A: NAND2 est inclus
dans la bibliothèque B: NAND2
n'est pas inclus
dans votre conception de mai, vous utilisez beaucoup de NAND2 porte, lorsque cette NAND2 portes sont mappés à des cibles de bibliothèque,
Une bibliothèque pour: il suffit d'utiliser le synthétiseur NAND2 gate;
pour la bibliothèque B: synthétiseur mai NAND3/NAND4 utiliser pour mettre en œuvre NAND2 dans votre conception.
Lorsque le calcul de la porte de compter, maintenant, vous obtenez des résultats différents.

Bonne chance