pourquoi FDG901D (pilote MOSFET P) ne peut pas conduire MOSFET FDN360P

E

EDA_hg81

Guest
J'ai essayer d'utiliser Sparan 3 pour contrôler FDG901D (entrée logique est CMOS 3,3 V) pour entraîner FDN360P. Pourquoi ça n'a pas marché? ce que ce sont les raisons possibles pour cela? Merci
 
Pouvez-vous montrer votre schéma et décrivent les signaux ne fonctionnent pas?
 
L'idée est de réaliser la mise sous tension et hors tension de séquence. FDN360P utiliser comme un commutateur en connectant le drain et la source de courant continu pour transférer FDN360P 12V de la source au drain du FDN360P pour permettre un autre composant de puissance. Quand je pousse un bouton, FPGA va mettre élevée (3,3 LVTTL) sur la broche logique de FDG901D puis FDG901D va tourner sur FDN360P en contrôlant la porte de FDN360P. J'ai branché le DMV de FDG901D à 12 V et maintenu flottant broches de balayage. Le problème, c'est quand tout le système est sous tension, le drain du FDN360p est déjà 12V avant même que je pousse le bouton. Quels sont les raisons possibles? Merci à l'avance. ce qui suit est l'URL du schéma suivant: http://images.elektroda.net/70_1183047159.jpg
 
Si le MOSFET est "ON" comme tu dis c'est alors la porte de l'appareil est suffisamment tension présente pour l'allumer. Avez-vous regardé le tour des caractéristiques du MOSFET vous utilisez pour voir si elles sont compatibles avec la sortie du pilote que vous l'avez configuré. Vous pouvez avoir besoin de contrôler le dv / dt du pilote au lieu de le laisser flotter. E
 
Je suis vraiment nouveau aux choses analogiques. J'ai seulement vérifié Tension de seuil de porte. Souhaitez-vous faire savoir que d'autres caractéristiques électriques que je devrais vérifier? Merci.
 
Salut, pour la FDG901D la tension d'alimentation maximale n'est que de 10V. Dans votre schéma, vous utilisez 12V. C'est peut-être une erreur dans le dessin ou la puce est deja parti. Y at-il une raison pour laquelle vous n'utilisez pas un transistor ordinaire et des résistances? Si c'est une question d'espace, vous pouvez jeter un oeil sur les transistors résistances équipées comme le PDTC115ET. En outre, pour le FET, si vous souhaitez utiliser un autre type, soyez prudent. Certains Fairch récente. FET ont un maximum. GS tension de 7V. Le dépassement de cette tension peut distroy votre FET. Cordialement
 
En tant qu'inventeur (y) proposé, l'alimentation 12V peut avoir endommagé la FDG901D en dépassant sa cote maximale absolue VDD de 10V. Voir page 1 de la feuille de données. En supposant que la puce a survécu, alors peut-être que l'on mesure à la sortie 12V simplement parce que la sortie n'a pas de charge, et le transistor a une petite fuite quand "off". Essayer connexion d'une charge, tel qu'une résistance de 1K ohm fuite à la terre. Si cela n'aide pas, alors qu'est-ce tensions mesurez-vous à la grille du transistor lorsque le signal FPGA s'allume et s'éteint?
 
Peut être que vous avez raison. Je l'ai remarqué, depuis l'adaptateur secteur que je n'utilise que peut me donner 12 V et je veux prendre de chance. remercie tous de vos suggestions. Je dois le changer à 10 V pour essayer à nouveau. Avoir un bon week-end. [Size = 2] [color = # 999999] Ajouté après 1 heures 7 minutes: [/color] [/size] J'ai testé ce circuit à l'aide 10V. J'ai aussi découvert que la logique Min entrée haute tension de FDG901D est de 75% de la DMV, cela signifie que l'entrée logique est d'au moins 7,5 V. J'ai utilisé deux alimentations de définir deux tensions requises. Les suivants sont les résultats. Lorsque la puissance d'entrée logique est éteint: la sortie de drain FDN360P est de 10V la tension de grille est de 10V Lorsque la puissance d'entrée logique est activée (8 mS besoin d'être stable): la sortie de drain est FDN360P 0V de la tension de grille est de 0V Je n'ai pas trouvé toutes les exigences pour l'entrée logique soulevant de temps. Looks FDN360P fonctionne mais pas correctement. Mais aucune manière l'entrée logique 7,5 V n'est pas adapté pour les FPGA, pouvez-vous m'aider à trouver un pilote MOSFET à canal P qui peut accepter la logique 3,3 V et peut tolérer la puissance d'entrée 12V? Merci.
 
Salut, comme je l'ai posté avant. Jetez un oeil à transistors résistances équipées. Pour votre circuit, un PDTC115ET ira bien. Ci-dessous est une représentation schématique. R23 est 220K. Notez que les résistances à l'intérieur du RET (PDTC114ET) dans ce circuit ne sont pas 100K + 100K comme le PDTC115ET. En effet, le max. Note d'alimentation du FDG901 est de 10V. Mais à 10V vous n'atteindrez jamais logique haut avec un lecteur de 3.3V. Il est censé fonctionner entre 2,7 et 6V.
 
je vous remercie beaucoup pour votre aide. Je vais essayer la semaine prochaine. avoir un bon week-end.
 
Hey inventeur (y), en ce moment le circuit fonctionne. Je vous remercie beaucoup.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top