pourquoi le GEE montée de l'horloge n'est pas à 0 en prime time

[tarkyss]

quand excute l'report_timing en prime time ou de Design Compiler le point de départ est un signal d'horloge, mais le bord montée de l'horloge n'est pas à l'instant 0, il est exactement à la moitié de la période, mais create_clock est de 0. pourquoi si c'est en raison du retard de propagation, je pense qu'il est impossible exactement à la moitié. Je pense que l'horloge peut être inversé, mais il est difficile de vérifier le code niveau de la porte.

 

[steven852]

Je ne sais pas la réponse mais vous pouvez essayer de regarder l'horloge et l'incertitude CRPR (ablation pessimisme horloge reconvergence). Ces ferait front montant d'horloge est négative lorsque vous faites recalage ou l'ajustement des emprunts temps. Si vous pouvez, nous allons savoir ce que vos découvertes sont.

 

[wwfhm2002]

vous pouvez signaler le calendrier sera-chemin_complet option pour afficher le chemin d'horloge.