A
ansonyeap
Guest
Récemment, j'ai la conception d'un amplificateur de puissance E circuit de classe en se référant à O. Sokal l 'article Nathan M., qui est "la classe E amplificateur de puissance RF".J'ai suivi les équations de conception et de la classe E classique circuit amplificateur de puissance (une seule étape), comme indiqué dans les statuts mentionnent avant.Le simulateur que j'ai utilisé est Cadence Virtuoso simulateur.Tout est OK avant de faire l'adaptation d'impédance.J'ai observé l'entrée une impédance de sortie en appliquant l'analyse sp et tracer la courbe d'impédance d'entrée et de sortie du port.Après adaptation d'impédance est effectuée (entrée ou sortie du port).J'ai trouvé la partie réelle de l'impédance dans un autre port deviendra négatif.Je comprends que l'impédance négative ne se produira que lorsque nous traitons avec le circuit oscillateur.Ce que je veux poser sont les suivantes:
1.Cette situation est causée par la fuite des capacité de grille qui agissent comme un feed-back loop au fonctionnement à haute fréquence?
2.Puis-je tout simplement ignoré et que dois-je faire afin de poursuivre le processus d'appariement (tout simplement ignorés le signe négatif à la partie réelle?) Si ce problème ne pouvait être négligé, que dois-je faire pour résoudre ce problème?
Je vous remercie!
Information:
facteur de qualité chargé, QL = 5; fréquence de fonctionnement = 2,4 GHz; tension d'alimentation = 1,2 V, la technologie CMOS = 0,13 um; largeur substrat = 500 um.L1 = 200 nH, C1 = 290.85fF; L2 = 16,5786 nH; C2 = 352,456 fF.
1.Cette situation est causée par la fuite des capacité de grille qui agissent comme un feed-back loop au fonctionnement à haute fréquence?
2.Puis-je tout simplement ignoré et que dois-je faire afin de poursuivre le processus d'appariement (tout simplement ignorés le signe négatif à la partie réelle?) Si ce problème ne pouvait être négligé, que dois-je faire pour résoudre ce problème?
Je vous remercie!
Information:
facteur de qualité chargé, QL = 5; fréquence de fonctionnement = 2,4 GHz; tension d'alimentation = 1,2 V, la technologie CMOS = 0,13 um; largeur substrat = 500 um.L1 = 200 nH, C1 = 290.85fF; L2 = 16,5786 nH; C2 = 352,456 fF.