Power-gating MTCMOS l'aide dans la SRAM

[z3nger]

Bonjour à tous. Quelqu'un peut-il m'expliquer comment la cellule SRAM parvient à conserver ses données lorsque vous implémentez pouvoir de blocage? En supposant une architecture de la cellule 6T, une fois que vous affirmer le sommeil, le dos à dos onduleurs ont perdu le pouvoir .. comment ça conserve sa valeur? merci d'avance.

 

[haykp]

En fait, pour sauvegarder l'état du toujours-sur le rail d'alimentation est connecté au schéma. Et les flops de rétention sont insérés dans la conception. Pour 6T cellules, en général, ils ne sont pas de blocage de puissance, sinon ils perdront leur état.