Première fois en celtique

P

pavelni

Guest
Bonjour tout le monde!
J'utilise l'outil Cadence Celtic lors de la première fois,
j'ai donc un (peut-être stupide) questions.Pourriez-vous
s'il vous plaît aidez-moi et y répondre.Malheureusement je ne pouvais pas trouver
quelqu'un qui peut
m'aider à mon travail

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pleurer ou très triste" border="0" />

Merci d'avance!

1) Tout d'abord je dois faire du bruit bibliothèque (. CDB)
en utilisant make_cdb utilité.Mais je ne peux pas vraiment comprendre ce netlist dois-je utiliser comme entrée de cet outil?Devrais-je utiliser SPICE netlist avec ou sans élément parasite?Ou peut-être que je devrais utiliser dspf fichier?
J'ai essayé plusieurs variantes et à chaque fois que l'utilité make_cdb
m'a donné des résultats différents.

2) Après avoir terminé la bibliothèque cdb-je exécuter celtique.Quel genre d'analyse que je peux faire?Seul petit problème de bruit ou peut-être l'analyse du bruit sur l'analyse trop tarder?
Je
n'ai malheureusement pas PrimeTime, donc y at-il une autre façon d'obtenir twf fichier?
Merci encore!

 
Quelqu'un pourrait
m'aider s'il vous plaît?Il est temps de sortir ...

 
Je ne sais pas exactement pour créer des entrées CDB (j'ai seulement utilisé, non pas créé), mais je vais essayer de les expliquer pour être sûr que vous les utilisez correctement.

Lors de l'exécution de Celtic au plus haut niveau de la conception,
la CDB sont utilisés pour toutes les parties de la conception où l'on tire de son côté .lib / LEF fichiers.Cela peut être std_cells,
des souvenirs, ou hard-blocks.Vous
n'avez pas besoin de créer un CDB pour le haut niveau de la conception de cette analyse à ce niveau.Seulement si votre bloc sera utilisé comme un disque-bloc d'un plus grand design, vous devez créer un CDB.Alors, quel est votre disque en utilisant le bloc (en tirant .lib / FEL) sera également nécessaire de tirer la CDB.Hope that makes sense.

Celtic autonome ne peut le faire glitch analyse.Vous avez besoin de plus un calendrier celtique outil (pt, cte, ets ...) de
s'acquitter pleinement de bruit sur le délai d'analyse.Si vous avez la rencontre, vous pouvez appeler à partir de votre calendrier celtique fonctionner avec timeDesign-si.Si non, Celtic peut créer une «augmentation sdf" file alors que vous vous en charger STA outil.Votre normal STA fonctionne auront désormais bruit retard sur le calendrier d'information en faisant l'analyse.Celtic
n'a pas besoin d'un fichier pour créer twf le sdf, il utilisera le calendrier des fenêtres au lieu infini (mais ce sera plus pessimistes).

 
pavelni a écrit:

Bonjour tout le monde!

J'utilise l'outil Cadence Celtic lors de la première fois, j'ai donc un (peut-être stupide) questions.
Pourriez-vous s'il vous plaît aidez-moi et y répondre.
Malheureusement je ne pouvais pas trouver quelqu'un qui peut m'aider à mon travail
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pleurer ou très triste" border="0" /> Merci d'avance!1) Tout d'abord je dois faire du bruit bibliothèque (. CDB) en utilisant make_cdb utilité.
Mais je ne peux pas vraiment comprendre ce netlist dois-je utiliser comme entrée de cet outil?
Devrais-je utiliser SPICE netlist avec ou sans élément parasite?
Ou peut-être que je devrais utiliser dspf fichier?

J'ai essayé plusieurs variantes et à chaque fois que l'utilité make_cdb m'a donné des résultats différents.2) Après avoir terminé la bibliothèque cdb-je exécuter celtique.
Quel genre d'analyse que je peux faire?
Seul petit problème de bruit ou peut-être l'analyse du bruit sur l'analyse trop tarder?

Je n'ai malheureusement pas PrimeTime, donc y at-il une autre façon d'obtenir twf fichier?

Merci encore!
 
Merci beaucoup pour vos réponses!
Mais j'ai une autre question

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Notre compagnie fait à la mémoire vive (RAM), et ainsi nous donner différentes vues de notre mémoire à la clientèle.Un de ce point de vue - est. CDB.Les prochains dossiers sont l'entrée de l'utilité de créer make_cdb. Cdb point de vue:
. lib file et dspf fichier à partir de RC extraction.
Si
j'ai bien compris que nous devons utiliser idéal hiérarchique netlist de notre mémoire à créer. Cdb vue du toplevel?
Mais maintenant, nous utilisons parasitaires netlist pour cdb création.Est-il erreur?
Merci d'avance!

 
pavelni a écrit:

Merci beaucoup pour vos réponses!

Mais j'ai une autre question
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />
Notre compagnie fait à la mémoire vive (RAM), et ainsi nous donner différentes vues de notre mémoire à la clientèle.
Un de ce point de vue - est. CDB.
Les prochains dossiers sont l'entrée de l'utilité de créer make_cdb. Cdb point de vue:

. lib file et dspf fichier à partir de RC extraction.

Si j'ai bien compris que nous devons utiliser idéal hiérarchique netlist de notre mémoire à créer. Cdb vue du toplevel?

Mais maintenant, nous utilisons parasitaires netlist pour cdb création.
Est-il erreur?

Merci d'avance!
 
[quote = "onlymusic16"]pavelni a écrit:

Je ne sais pas si j'ai bien compris votre question corrrectly.
Ai-je répondu à votre question?
N'hésitez pas à demander.
 
Je suppose que ma question
n'est pas compréhensible.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Je
vais essayer d'expliquer:level.

Je souhaite utiliser pour vérifier mes Celtic circuit de glitch bruit ou des interférences sur les violations au niveau de la porte.Est-il possible?
Et si elle
n'est pas - que puis-je utiliser l'outil pour ce faire, c'est-à-dire de fonctionner sur la porte de mon circuit?
J'espère que ce
n'est plus clairement ...

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutre" border="0" />
 
pavelni a écrit:

Je suppose que ma question n'est pas compréhensible.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />
Je vais essayer d'expliquer:

level.
Je souhaite utiliser pour vérifier mes Celtic circuit de glitch bruit ou des interférences sur les violations au niveau de la porte.

Est-il possible?

Et si elle n'est pas - que puis-je utiliser l'outil pour ce faire, c'est-à-dire de fonctionner sur la porte de mon circuit?

J'espère que ce n'est plus clairement ...
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutre" border="0" />
 
Et quelle
est la différence entre celtic_ndc et celtique lui-même?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top