problème avec simulation en environnement UNIX Modelsim

K

kuseraj

Guest
quand je simuler le module ROM l'erreur suivante est à venir.
pls m'aider au sujet de cetteSorti avec 12 code de sortie.Il s'agit de problème lors du chargement ou elobaration

rom.v VSIM
# ** Erreur: (VSIM-19) a échoué à la bibliothèque de l'accès «Rom» à «rom».
# Aucun fichier ou répertoire.(Errno = ENOENT)
# Erreur lors du chargement de conception
Erreur lors du chargement de conception
Emetteur: <lsfadmin(at)weda8> système LSF

Shelp pl moi concernant cette erreur
Dernière édition par kuseraj le 20 sept. 2007 11:10, édité 1 fois au total

 
Faites une chose:
ne <nom VSIM du répertoire où vous compile>. <nom de entity/module>

par exemple:
mywork.rom VSIM

où MYWORK quelque chose que vous devez d'abord créer en utilisant vlib

alors, à titre d'exemple les commandes sera

MYWORK vlib
travaux MYWORK rom.v-vlog
mywork.rom VSIM

en supposant que le nom du module ROM
Kr,
Avi
http://www.vlsiip.com

 
Hai, i
fi utiliser le même code d'erreur ci-dessous est affiché.Que faire?avimit a écrit:

Faites une chose:

ne <nom VSIM du répertoire où vous compile>. <nom de entity/module>par exemple:

mywork.rom VSIMoù MYWORK quelque chose que vous devez d'abord créer en utilisant vlibalors, à titre d'exemple les commandes serontMYWORK vlib

rom.v MYWORK vlog-travail

mywork.rom VSIMen supposant que le nom du module ROM

Kr,

Avi

http://www.vlsiip.com
 
vous ne pouvez pas faire
rom.v VSIM
vous avez à faire
ROM VSIM
et non pas ". v« Vous voyez ce que je veux dire?
elle pourra être utile
Kr,
Avi
http://www.vlsiip.com

 
Salut,

sati im Récemment, j'ai moi-même apprendre linux maintenant un confort GI en faisant des programmes en langage C c, mais mon intension est de compiler VHDL et Verilog sous Linux plz helpme.

surtout je ne sais rien faire pour ModelSim installation sous Linux also.no on est derrière moi pour enseigner alors plz donner 4RM idée initiale sans vexplz plz ...

mon avance thanxxxxx .....

 

Welcome to EDABoard.com

Sponsor

Back
Top