Problème avec SRAM: effet condensateur grande figure

[Realtek]

En écriture condition SRAM
trouverez toutes les colonnes (la même ligne de mot) peu semblent être influencés.
(Ex: 2 = mot en ligne, écrire 1 = peu la ligne 5, (2,5) = 1,
puis, si (1,4) = 1, (2,4) = 0, alors écrire (2,5) = 1Vous trouverez (2,4) = 1) et (2,5) = 1.
si l'écriture (2,5) = 0, reste à trouver (2,4) = 1) et (2,5) = 1.
==> Semble (2,4) été influencé par la cellule neighber (lorsque la ligne de mot est sélectionné)

mais si le délai cycle d'écriture (# 100 ms) de vitesse (NCS (chip select) la largeur est identique, mais période d'attente entre deux NCS)
(2,1), (2,2), (2,3), (2,4) ne sera pas influencé par écrire (2,5),
retarder la vitesse d'écriture, tout est OK (mais il faut retarder 100ms ==> trop longtemps), donc je pense que le circuit SRAM est OK, mais il semble a certains grands condensateurs très
effet apparaître dans mon SRAM.Est-ce un maître de SRAM peuvent deviner ce qui se passe à mon SRAM???

 

[nitu]

Je ne suis pas un maître SRAM ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

Mais j'ai vu certains modèles SRAM ....
Je peux vous aider Incase u peut répondre requête suivante ...
1.Est-ce la mémoire selftimed ....
2.Pendant l'écriture dans 5 seulement 4 changements ou 3,2,1 également des changements ...
3.Rédaction de 1 ou 0 est le problème est aussi le problème ...dire 1 crée problème à 4 afin de faire le 0 crée également des problèmes à 4 ...
4.S'il vous plaît également savoir si le contenu des modifications des cellules d'autres quel que soit il les données précédentes ...

 

[Realtek]

tks pour nitu

1.Est-ce la mémoire selftimed ....
==> Pas de
2.Pendant l'écriture dans 5 seulement 4 changements ou 3,2,1 également des changements ...
==> Oui, mais pas écrire 1, puis 1,2,3,4, tous devenus des «1»

3.Rédaction de 1 ou 0 est le problème est aussi le problème ...dire 1 crée problème à 4 afin de faire le 0 crée également des problèmes à 4 ...
==> Les deux '1 'ou '0'

4.S'il vous plaît également savoir si le contenu des modifications des cellules d'autres quel que soit il les données précédentes ...
==> Je fais un test (ligne de mots, de lignes de bits)
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 1
(6,3,) = 1, (7,3) = 0
(6,4,) = 1, (7,4) = 1
l'écriture (7,5) = 1
alors trouver
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 0
(6,3,) = 1, (7,3) = 1
(6,4,) = 1, (7,4) = 1
(3.3V)
mais lorsque le délai # 100ms
entre écrire (1,5), (2,5), (3,5), (4,5), (5,5), (6,5), (7,5)
(L'ordre d'écriture est ligne de mots , peu) ...
puis la SRAM est OK
donc c'est un peu comme tous les bits sera influencée par la ligne de bit des données à caractère
mais il est peu précédent ou premier bit ou bit suivant (dans la ligne même bit)
Je ne suis pas sûr, que je peux vous assurer (devinez) n'est pas influencée par les données que j'écris (1 ou 0)?

 

[kwkam]

Pouvez-vous expliquer davantage sur la structure physique de la cellule SRAM.Est-il 4T ou 6T cellule.Pour 6T cellule, je ne vois rien de tel.En passant, avez-vous de calculer la résistance du substrat et le chemin de fuite du nœud de stockage.

Si vous vérifié que votre parole et de décoder la colonne n'ai pas de problème.Vous avez mieux contrôler la cellule SRAM.

 

[nitu]

Salut.
Les observations ci-dessus donne à penser que (comme vous l'avez dit plus tôt) que le problème pourrait être dû à de gros condensateur très (DMV et des capacités de maille GND) et très haute résistance qui est reliée à GND et ferroviaire DMV.
Je ne sais pas comment ont mis en déroute votre puce ou de la mémoire mais il semble que pendant l'écriture d'un condensateur DMV du module SRAM se décharge et maintenant il faut un certain temps pour obtenir une rétrofacturation.
Au cas où vous ne lui permet pas de se changer complètement que vous pouvez attendre quelques questions SNM qui est visible dans votre cas.

Je suggère donc Contrôler la résistance de la DMV connecté au filet.
Aussi je ne doute certains sur le maillage d'entrée du module de mémoire.Ce maillage interne pourrait ne pas être bien définies et on peut s'attendre IR sera en baisse très élevée ...

 

[dasong]

Je vais desgn la SRAM qui peut me dire quelque livre de base à ce sujet

 

[Snoy]

dasong a écrit:

Je vais desgn la SRAM qui peut me dire quelque livre de base à ce sujet