problème de multiplexeur d'horloge - avait besoin d'aide

[bigdog]

Bonjour,

J'ai deux horloges d'entrée, et CLKA CLKB.
Ils vont à un multiplexeur directement à partir du port d'entrée, puis générer une nouvelle horloge CLK_SYS que l'horloge système de l'ensemble du circuit, mais le signal de sélection du multiplexeur horloge vient du nom de domaine CLK_SYS et sa valeur n'est pas une constante.
Alors, comment dois-je définir les horloges de ce circuit?

Note: J'utilise Compiler Design de Synopsys.

Merci!

 

[rsqf]

bigdog a écrit:

Bonjour,J'ai deux horloges d'entrée, et CLKA CLKB.

Ils vont à un multiplexeur directement à partir du port d'entrée, puis générer une nouvelle horloge CLK_SYS que l'horloge système de l'ensemble du circuit, mais le signal de sélection du multiplexeur horloge vient du nom de domaine CLK_SYS et sa valeur n'est pas une constante.

Alors, comment dois-je définir les horloges de ce circuit?Note: J'utilise Compiler Design de Synopsys.Merci!

 

[bigdog]

Si je le fais, comment puis-je faire l'analyse de la synchronisation avec PT, dois-je configurer l'analyse de cas depuis que je suis un multiplexeur sur la voie de l'horloge?

 

[rsqf]

bigdog a écrit:

Si je le fais, comment puis-je faire l'analyse de la synchronisation avec PT, dois-je configurer l'analyse de cas depuis que je suis un multiplexeur sur la voie de l'horloge?

 

[bigdog]

Ok, Merci, je vais essayer.

 

[oak_tree]

Je ne pense pas que vous devez.des outils pour analyser STA savoir les deux horloges.Vous aurez 2 chemins.

 

[shitansh]

bigdog a écrit:

Bonjour,J'ai deux horloges d'entrée, et CLKA CLKB.

Ils vont à un multiplexeur directement à partir du port d'entrée, puis générer une nouvelle horloge CLK_SYS que l'horloge système de l'ensemble du circuit, mais le signal de sélection du multiplexeur horloge vient du nom de domaine CLK_SYS et sa valeur n'est pas une constante.

Alors, comment dois-je définir les horloges de ce circuit?Note: J'utilise Compiler Design de Synopsys.Merci!