problème de pompe de charge

Z

zhenywu

Guest
J'ai un puzzle quand je concevoir un PLL. Comment puis-je concevoir les courants de pompe de charge? Peut-on utiliser des formules pour les calculer ou simplement les estimer? MERCI
 
Vous avez besoin de connaître le kn et kp des transistors. Du kn et kp, calculer le W et L pour vos transistors en fonction des courants requis pour la pompe de charge.
 
[Quote = yeechyan] Vous avez besoin de connaître le kn et kp des transistors. Du kn et kp, calculer le W et L pour vos transistors en fonction des courants requis pour la pompe de charge. [/Quote] Je vous remercie, mais je veux dire comment décider les courants requis pour la pompe de charge.
 
Eh bien cela dépend en partie de ce gain de boucle que vous voulez. Le courant plus vous utilisez les condensateurs plus nécessaire pour le filtre de boucle. Donc, si vous avez l'intention d'intégrer le filtre de boucle sur la puce aller pour de faibles courants. Mais souvent plus courants sont mieux pour supprimer le bruit et les éperons (ainsi le plus grand bruit peut être un sideeffect des résistances aux grands dans le filtre de boucle combinée à une haute kvco!). Vous pouvez obtenir une bonne idée des possibilités en jouant avec les variables de l'ADIsimpll programme gratuit (à partir de périphériques analogiques). Ici vous pouvez également contrôler les contributions individuelles de bruit, la bande passante etc Vous pouvez trouver quelques-unes des formules (si vous insistez) dans doyens Livre (allez sur Google).
 
IP est considérée comme de la conception au niveau système de la PLL, donc u doit d'abord mettre les spécifications requises (temps de décantation, les éperons, le bruit de phase, ..) et puis essayez une valeur initiale pour le courant du CP, puis de simuler. Si ce courant a rencontré les specs, donc c'est OK. Si ne pas essayer de le changer et de simuler à nouveau. U peut utiliser MATLAB pour la conception au niveau système
 
ωn = racine carrée {(1 / N) * (Kvco IP *) / (2 * pi * C2)} donc quadrupler le courant CP permettra de doubler la bande passante de boucle. Si C2 (le condensateur principal) est à l'extérieur de la puce, il peut être grande, et vous avez besoin d'un IP qui est grand. Si la C2 est sur la puce, alors la valeur max est d'environ 1nF. et qui va déterminer l'IP. La discussion suppose que Kvco est uniforme sur toute la plage de tension de CP. Essayez de Eagleware = PLL = un programme ou utiliser le pllLib en cadence de simuler votre PLL.
 
Salut essayez de télécharger [ PLL Bases-Loop Filter Design ] pour Fujitsu Microelectronics, Inc Je pense qu'il va vous aider lorsque vous essayez de lieu de votre système, et je pense que vous devriez garder à l'esprit que la conception question est en pleine habitude des compromis est alors essayez d'abord de trouver vos spécifications et commencer à optimiser votre desgin pour votre application. par exemple; (éperon niveau, le bruit et le temps de régler ce qui est dépendante de la boucle BW filtre et Ip, Ko ...) ils sont tous liés les uns aux autres donc je pense que ce document vous aidera à la rampe dans le système de niveau conception de tenter de le suivre, si u didnot trouver me dire et je vais le télécharger pour vous, et essayer d'écrire un code Matlab il aidera u pour accélérer votre temps de conception. Cordialement Mohamed Mohsen
 
Vous devez commencer à savoir que le FC de votre boucle doit être inférieure à 1 / 10 la fréquence de référence. Ensuite, il ya une relation entre cette fc de votre boucle et le wn de votre boucle (ce n'est pas le même, le dernier est le wn obtenus dans le dénominateur de votre fonction de Laplace). Avec wn utiliser la formule donnée pour uncle_urfi pour obtenir Ip.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top