problème de violation Timing

T

tia_design

Guest
Salut, tous,

Le symptôme de ma part numérique est que:

Chip conçus tension est de 2,5 à 5,5 Volt.La puce fonctionne très bien réels à Vdd = 3V, mais quand Vdd = 5V, une routine est coincé.Si je réduis l'horloge externe de 14MHz à 1MHz, il fonctionne très bien.Puce fonctionne à température ambiante, mais routint même coincé à haute température, comme 100C.Est-ce pour cause de violation de chronométrage.Le bloc numérique est un bloc rectangulaire, trois côtés de ce bloc ont une épaisseur de lignes électriques, le quatrième côté est ouvert, sera à l'origine un problème perte de puissance?

Merci pour vos commentaires.

 
Peut-être, votre design n'est pas simulée dans temprature processus de tension différents.100C n'est pas recommandé pour les puces commercail.Vous pouvez modifier votre paramètre de PVT, et ne STA nouveau.

 
Salut,
Ce type de situtions hapens lorsque vous n'avez pas pris soin au sujet de tenir les délais dans votre conception.En CMOS comme tension d'alimentation augmente le délai réduit, donc si vous prenez un flip flop avec une tension accrue du retard contamination est réduit de telle sorte, cela viole les exigences de temps de maintien.
avec la température augmente délai pour porte typiques ainsi, il ya violation de cette configuration.

Si ce n'est pas correct, n'hésitez pas à commenter.

Merci et salutations
satyakumar

 
La chose est la suivante: la puce n'est pas compatible resutls montrant:
L'abaissement de la fréquence rend le travail: des moyens de son problème d'installation
Augmenter la tension, puis devrait également le faire fonctionner, mais son défaut, ce qui suggère une porb tenir:
Augmentation de la température fait échouer: prob d'installation à nouveau soupçonné.

Alors,
1.Assurez-vous que vous êtes variable dans un seul paramètre à la fois.
2.Essayez d'obtenir des résultats cohérents: même chemin n'est pas échouera probablement à la fois pour le programme d'installation et maintenez.Donc, même si la même routine est un échec, il peut y avoir 2 voies impliquant la même routine, on échoue à cause de la configuration et l'autre en raison de tenir.

Ma recommandation:
Faites un STA puce complet sur les différents coins.Vous serez certainement voir ce chemin est un échec.Je ne pense pas que le rail d'alimentation devrait rien avoir à faire avec elle
J'espère que ça aide.
Kr,
Avi
http://www.vlsiip.com

 

Welcome to EDABoard.com

Sponsor

Back
Top