Problème gen système Xilinx 8,1

  • Thread starter wouterdetuinkabouter
  • Start date
W

wouterdetuinkabouter

Guest
Bonjour,

Nous sommes l'aide de Matlab Simulink 7,1 SP3 et Xilinx ISE 8.1i.
Nous avons installé le système de générateur de ISE8.1i.
Quand nous voulons l'générer nos fichiers VHDL avec le générateur de l'Xilinx le système se bloque.
Personne ne connaît le problème?

THXgreetz

 
Qu'est-ce que la RAM de configuration de PC ur ur?
Si c'est moins, essayer de mettre une carte supplémentaire, et ensuite voir la performance.

Pour startoff, essayez avec une certaine fonctionnelle petit modèle.
Ex: un design en utilisant contre gen système de blocage.

Rgds,
Renjith

 
Bonjour,

J'ai essayé avec 1 bloc et il a échoué.
J'ai 512 Mo de RAM.Est-ce suffisant?

Greetz

 
est la simulation d'un modèle utilisant un générateur d'ur beau système de travail?

 
quand on le simuler, il fonctionne très bien.
Il se bloque au moment où nous générer les fichiers.
Whan nous utilisons Xilinx ISE 7.1, puis la generartor système 8.1 fonctionne très bien.
Etrange n'est-ce pas?
Est-ce que quelqu'un a les mêmes problèmes?

greetz

 
essayez de mettre à jour ISE.

maintenant un service Pack3 abailable.

 
Nous avons essayé, mais sans effet.
ne fonctionne que Wirgman ISE7.1;Greetz

 
Nous avons regardé sur le site de Xilinx et nous n'avons pas vu une solution.

pls quelqu'un peut nous aider?Greetz

 

Welcome to EDABoard.com

Sponsor

Back
Top