Problème pour générer des SDF sur A $ tr0

S

sandusty

Guest
Got norme de conception de cellules GDSII a / netlist à partir d'un fournisseur d'IP, je voudrais générer des SDF de A $ tr0 (depuis le fournisseur de bibliothèques fournies, mais pas les SDF).Toutefois, l'outil a demandé pour la definations horloge!

Je savais que ce n'est pas un flot de conception normale de générer des SDF.Mais je m'interroge sur la constraction outil:

Pourquoi l'outil nécessaire pour générer des définitions d'horloge SDF?

Tous les arbres d'horloge ont été mis en déroute, tous les fils sont fixés (si la relation géométrique ne pouvait pas être changé), toutes les tailles de mémoire tampon sont connus, tous les fanout nombre sont fixés, le dossier technique est là .....Pourquoi l'outil nécessaire à la définition d'horloge????

 
Seuls l'horloge est définie à l'arc vérifier correcte peut être généré, comme l'ajout / de retenue des chèques.

 
Salut, YaSon:

Il ya tout lieu dans le SDF le contrôle calendrier?Pour autant que je sais, SDF simplement inclus le net retard de cellules / dans le nombre de fois (le meilleur, typique, le pire)

N'est-ce pas le CDP moment vérifier par STA / outils de simulation de la?

 
Salut, sandusty

Je pense que la difficulté est le SDF est utilisé pour STA et la simulation post d'autres, c'est à partir de la netlist et une bibliothèque.
Contrairement à l'extraction analogique RC (ils peuvent obtenir la forme RC niveau netlist mosfet parasitaires et mise en page), il faut les informations de chronométrage dans votre bibliothèque, malheureusement, c'est ce que vous n'avez pas.
Donc, si vous voulez aller sur, peut-être vous pouvez le faire dans le flux de simulation analogique, mais je ne pense pas qu'il est un bon moyen.
Bonne chance

Cordialement

flyankh

 
Pas comme vous pouvez le faire sans contrainte de temps.la bonne façon pour vous de le faire est la suivante:
1.extraction RC.
2.aliments pour animaux par RC en prime time, s'appliquent contrainte proprement dite, générer des SDF.

sans contrainte, SDF est rien.

 
Merci les gars.

Avec vos suggestions, je pense que je vais essayer des méthodes suivantes:
1.Ne l'extraction RC
2.Obtenez setload (si Synopxxx encore en charge ce format)
3.un faux pour la DDC et de l'outil puis réglez Générer plus tard, car j'ai besoin d'une contrainte réelle pour la STA toute façon

 

Welcome to EDABoard.com

Sponsor

Back
Top