B
batistuda
Guest
Je conçois un sérialiseur incorpoating une PLL.
Les exigences:
Concevoir un sérialiseur 4:1 qui convertit 4bits gamme 250m / s de données d'entrée à une série de données 1Gbps en incorporant un PLL.La fréquence de référence de la PLL est 31.25MHz.Si la charge de la sérialiseur est 50Ohm et 0.2pF, et le swing de sortie doit être supérieure à 500m Vpp.Supposons un modèle 1010 0101 1100 0011 répétitives de sortie est transmis.
Je suis certain problème lors du traçage du diagramme de l'il.
L'oeil semble toujours très salissant
Le joint est le travail que j'ai fait jusqu'à présent.
Les exigences:
Concevoir un sérialiseur 4:1 qui convertit 4bits gamme 250m / s de données d'entrée à une série de données 1Gbps en incorporant un PLL.La fréquence de référence de la PLL est 31.25MHz.Si la charge de la sérialiseur est 50Ohm et 0.2pF, et le swing de sortie doit être supérieure à 500m Vpp.Supposons un modèle 1010 0101 1100 0011 répétitives de sortie est transmis.
Je suis certain problème lors du traçage du diagramme de l'il.
L'oeil semble toujours très salissant
Le joint est le travail que j'ai fait jusqu'à présent.