Problèmes avec l'horloge synthétisation en VHDL

N

NoHa111

Guest
S'il vous plaît à tous, je me demande si la synthèse ne supporte pas les déclarations horloge, je travaille sur une machine d'état qui change l'état des deux bords de l'horloge lors de la synthèse qui me donnent toujours cette erreur: déclaration Horloge non pris en charge s'il vous plaît j'ai besoin de votre Aide urgente merci beaucoup d'avance
 
OK, laissez-moi voir si je comprends cela. Vous dites que votre horloge n'est pas syntethize en VHDL ... En code VHDL comportementale de votre application (IP Core), vous ne pouvez vérifier front montant ou descendant. SI RISING_EDGE (CLK), puis ... faire quelque chose END IF; En code VHDL comportementale de votre banc de test (fichier ondes), vous pouvez définir la durée d'horloge. PROCESSUS DE COMMENCER Clk
 
Salut Noha, il devrait y avoir aucun problème concernant votre horloge design depuis horloge est déjà une entrée qui aura sa valeur à partir d'un oscillateur sur votre kit peut-être vous ne l'avez pas écrire tout à fait raison, vous pouvez soit avoir avec les déclarations d'attendre ou avec rising_edge ou falling_edge ou par clk'event et CLK = '1 '(comme rising_edge) ou clk'event et CLK = '0' (comme falling_edge)
 
merci beaucoup pour vos réponses mais en fait j'ai essayé ce que vous avez tant dit que je veux changer l'état actuel de ma machine à états pour aLe état suivant lorsque des changements BUP (soit croissante ou décroissante) quand j'ai écrit que: si (BUP 'événement), puis l'Etat
 
Salut Noha, u peut m'envoyer le code ur plz et dites-moi qu'est-ce que tu veux faire exactement??? Cordialement, Salma
 
Avant de répondre à u, je tiens à vous suggérons une chose. Chaque fois que vous écrivez du code de s'assurer que le matériel dont vous attendez de votre code à partir de l'outil de synthèse. Vous avez dit que vous voulez changer l'état sur les deux bords de l'horloge (je me demande?) Et le code ur est si (bup'event) puis l'Etat
 
Bonjour! C'est illégal d'écrire si (bup'event) puis l'Etat
 
Je suppose que ce qui a été dit à propos d'avoir deux processus chacun à une tâche spécifique de l'évolution de l'état sur les fronts montants ou descendants est le plus approprié, la cause u ne peut pas avoir un matériel synthétisable qui implémente les changements d'état sur les deux bords ou u pouvez essayer de changer votre fréquence d'horloge (l'augmenter), mais qui ne serait pas une bonne idée:)
 

Welcome to EDABoard.com

Sponsor

Back
Top