Problèmes lors de la compilation des fichiers VHDL

[tybhsl]

Lorsque je tente de compiler le fichier de icache.vhd dans leon2.0
l'aide d'Active-HDL 5,1 au lieu de MODSIM où aucune erreur n'est signalée, certaines erreurs sont signalées comme suit:

ISET cas est
lorsque 2 =>
...
Line98 lorsque 3 =>
Line99 si ICLOCK_BIT = 1 alors
xset Line100: = std_logic_vector (conv_unsigned (lru3_repl_table
conv_integer (xlru)) (déverrouillé), 2));
Line101 autre
: Xset = std_logic_vector Line102 (conv_unsigned (lru3_repl_table
(Conv_integer (xlru)) (0), 2));
fin si;
où 4 =>
....
quand les autres =>
Fin de cas;Erreur: COMP96_0368: icache.vhd: (98,

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Frais" border="0" />

: Valeur 3 hors de portée.
Erreur: COMP96_0149: icache.vhd: (100, 32): conversion de type explicite est permise entre les types liés de près seulement.
Erreur: COMP96_0149: icache.vhd: (102, 32): conversion de type explicite est permise entre les types liés de près seulement.

Pourriez-vous s'il vous plaît me dire ce que dois-je faire?Comment puis-je le simuler avec l'outil d'Active-HDL 5.1 mais MODSIM?Merci beaucoup!

 

[veejaye]

Vérifiez la Déclaration des ISET ....
Il devrait être déclarée en tant qu'entier avec la gamme de plus de 4 ......

Qu'est ce que c'est lru3_repl_table?
Est-ce une fonction ou une procédure.
Si ur en utilisant certaines fonctions de la bibliothèque de consulter la météo de la bibliothèque est incluse.
Conv_unsigned peut être omis en ajoutant simplement
ieee.std_logic_unsigned.all utilisation .....

 

[tybhsl]

Citation:Erreur: COMP96_0149: icache.vhd: (100, 32): conversion de type explicite est permise entre les types étroitement liée seulement.

Erreur: COMP96_0149: icache.vhd: (102, 32): conversion de type explicite est permise entre les types étroitement liée seulement.