L
LatDrIvE
Guest
Bonjour à tous
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Je suis avoir le problème suivant quand je suis en train de traduire mon dessin en utilisant un PPC405 et une minuterie OPB dans un ff668-10-périphérique xc4vfx12 ...
La sortie de l'ISE est le suivant:Application de contraintes dans "E: / testPCC/testPCC1/data/system.ucf" à la conception ...
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 15: Impossible
trouver net (s) 'C405RSTCORERESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 16: Impossible
trouver net (s) 'C405RSTCHIPRESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 17: Impossible
trouver net (s) 'C405RSTSYSRESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: parseurs: 11 - méconnue contrainte lors de l'analyse.
ERREUR: NgdBuild: 19 - Les erreurs constatées lors de l'analyse de contrainte fichier
"E: / testPCC/testPCC1/data/system.ucf".
Rédaction NGDBUILD fichier journal "system_stub.bld" ...
Processus "Traduire" échouéEt voici mon system.ucf fichier:
Net sys_clk_pin LOC = AE14;
Net sys_clk_pin IOSTANDARD = LVCMOS33;
Net sys_rst_pin LOC = D6;
sys_rst_pin net pullup;
# Système de contraintes au niveau #
TNM_NET sys_clk_pin net = sys_clk_pin;
Timespec TS_sys_clk_pin sys_clk_pin PÉRIODE = 10000 ps;
sys_rst_pin net TIG;
NET "C405RSTCORERESETREQ" TPTHRU = "RST_GRP";
NET "C405RSTCHIPRESETREQ" TPTHRU = "RST_GRP";
NET "C405RSTSYSRESETREQ" TPTHRU = "RST_GRP";
Timespec "TS_RST1" = de processeurs VIA RST_GRP AU FFS TIG;
# # IO Devices contraintes
# # # # Module contraintes RS232_Uart
Net fpga_0_RS232_Uart_RX_pin LOC = W2;
Net fpga_0_RS232_Uart_RX_pin IOSTANDARD = LVCMOS33;
Net fpga_0_RS232_Uart_TX_pin LOC = W1;
Net fpga_0_RS232_Uart_TX_pin IOSTANDARD = LVCMOS33;
J'ai mis dans les propriétés ISE "Autoriser umatched LOC unconstrates" mais rien ne s'est passé.Toutes les idées qui pourraient résoudre le problème?Merci
en ce qui concerne
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Je suis avoir le problème suivant quand je suis en train de traduire mon dessin en utilisant un PPC405 et une minuterie OPB dans un ff668-10-périphérique xc4vfx12 ...
La sortie de l'ISE est le suivant:Application de contraintes dans "E: / testPCC/testPCC1/data/system.ucf" à la conception ...
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 15: Impossible
trouver net (s) 'C405RSTCORERESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 16: Impossible
trouver net (s) 'C405RSTCHIPRESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: NgdBuild: 756 - "E: / testPCC/testPCC1/data/system.ucf" Ligne 17: Impossible
trouver net (s) 'C405RSTSYSRESETREQ dans la conception.Pour supprimer cette erreur
préciser le nom correct net ou supprimer ces restrictions.
ERREUR: parseurs: 11 - méconnue contrainte lors de l'analyse.
ERREUR: NgdBuild: 19 - Les erreurs constatées lors de l'analyse de contrainte fichier
"E: / testPCC/testPCC1/data/system.ucf".
Rédaction NGDBUILD fichier journal "system_stub.bld" ...
Processus "Traduire" échouéEt voici mon system.ucf fichier:
Net sys_clk_pin LOC = AE14;
Net sys_clk_pin IOSTANDARD = LVCMOS33;
Net sys_rst_pin LOC = D6;
sys_rst_pin net pullup;
# Système de contraintes au niveau #
TNM_NET sys_clk_pin net = sys_clk_pin;
Timespec TS_sys_clk_pin sys_clk_pin PÉRIODE = 10000 ps;
sys_rst_pin net TIG;
NET "C405RSTCORERESETREQ" TPTHRU = "RST_GRP";
NET "C405RSTCHIPRESETREQ" TPTHRU = "RST_GRP";
NET "C405RSTSYSRESETREQ" TPTHRU = "RST_GRP";
Timespec "TS_RST1" = de processeurs VIA RST_GRP AU FFS TIG;
# # IO Devices contraintes
# # # # Module contraintes RS232_Uart
Net fpga_0_RS232_Uart_RX_pin LOC = W2;
Net fpga_0_RS232_Uart_RX_pin IOSTANDARD = LVCMOS33;
Net fpga_0_RS232_Uart_TX_pin LOC = W1;
Net fpga_0_RS232_Uart_TX_pin IOSTANDARD = LVCMOS33;
J'ai mis dans les propriétés ISE "Autoriser umatched LOC unconstrates" mais rien ne s'est passé.Toutes les idées qui pourraient résoudre le problème?Merci