programme libre (A, B) question?

D

dd2001

Guest
La conception d'une PLL 1.9G pour le GSM, il ya deux compteur de programme, A et B, la façon de les mettre en œuvre?

Whicn que je dois choisi de suivre les circuits

1.Il suffit d'utiliser Verilog au codage et à synthétiser
2.Utilisez CML circuit?
3.Utilisez TSP circuit?

Merci

 
1.Il suffit d'utiliser Verilog au codage et à synthétiserTémoin A et B vous inscrire,

Fréquence out = [64 * (A B) * fréquence de référence

 
Quote:

Témoin A et B vous inscrire,Fréquence out = [64 * (A B)] * fréquence de référence
 
merci.Devrait concevoir prédiviseur à la main, les deux schémas et mise en page?Comme il fonctionne autour de 4Ghz.

 
Oui, vous devez concevoir prédiviseur à la main pour fonctionner à 4GHz
Vous mai besoin d'utiliser CML-flip flop pour vos prédiviseur.

 
Où puis-je obtenir un exemple de code pour compteur de programme A et B, également un accumulateur en Verilog ou VHDL?Merci

 
Vous pouvez coder facilement, si vous savez comment cela fonctionne.
Ils sont juste 2 compteurs programmables.
Vous pouvez trouver le code du compteur programmable sur le livre de texte Verilog.

 
computer_terminator a écrit:

Vous pouvez coder facilement, si vous savez comment cela fonctionne.

Ils sont juste 2 compteurs programmables.

Vous pouvez trouver le code du compteur programmable sur le livre de texte Verilog.
 
Je pense que vous voulez concevoir un delta / sigma PLL, non?
U HDL pouvez utiliser pour concevoir A, B comptoir ainsi que l'accumulateur.
Si vous êtes doués pour la conception logique, vous pouvez aussi les concevoir à la main.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top