propos de comparateur à seuil

[lhlbluesky]

en pipeline ADC (pour 1,5-bits par étape), si j'ai conçu une bande interdite de Vref = 0.9V (smic0.18um), puis la façon de générer la tension de référence Vref deux et Vref-et Vref mis i if = 1.4V, Vref = 0,4 V-, est-ce correct?
si l'utilisation échelle résistance i pour générer la tension de référence deux, ce qui le désavantage?
quelqu'un peut me donner quelques conseils, plaese.
Merci en premier.

 

[A. Srinivasan Anand]

Il ya quelques configurations dans lesquelles vous pouvez obtenir les tensions de référence requis par le juste dimensionnement CMOS comparer en conséquence ...

L'inconvénient d'utiliser échelle résistive est que les augmentations de la dissipation de puissance .....